特許

J-GLOBAL ID：200903098067336114

半導体装置

発明者： 大柳 孝純 ,  渡辺 篤雄 ,  丸汎 ラジェシュ クマール ,  山本 剛 ,  森下 敏之
出願人/特許権者： 株式会社日立製作所 ,  株式会社デンソー
代理人 (2件)： 小川 勝男 ,  田中 恭助
公報種別：公開公報
出願番号（国際出願番号）：特願2004-272955
公開番号（公開出願番号）：特開2006-093186
出願日： 2004年09月21日
公開日（公表日）： 2006年04月06日
要約：

【課題】 低オン抵抗化を実現し、高速スイッチングが可能なJFETやSITなどの炭化珪素半導体装置を提供する。【解決手段】 トレンチ溝110〜113に沿って形成したゲート領域13間のチャネルに拡がる空乏層により電流をオンオフするJFETやSITにおいて、半導体基体表面あるいはトレンチ溝113の底部に、外部より電圧が供給可能なゲートコンタクト層102とゲート電極103を設け、これとは独立し、トレンチ溝110〜112の底部で、ゲート領域13のp++コンタクト層14にオーミック接触するメタル導電部(仮想ゲート電極)101を設ける構造とした。この仮想ゲート電極101は、ゲート電極103や外部配線とは絶縁された形となる。【効果】 ゲート抵抗を小さくし、高速スイッチング動作が可能な大電流容量の炭化珪素半導体装置を得ることができる。【選択図】 図1

請求項（抜粋）：

半導体基体の第1導電型n(又はp)の基板と、この基板の一面に形成されたドレイン電極と、前記基板の他面側に形成された第1導電型のエピタキシャル層と、半導体基体の前記他面に沿って形成された第1導電型のソース領域と、半導体基体の前記他面から形成された複数の溝と、これらの溝に沿って形成された第2導電型p(又はn)のゲート領域と、前記ソース領域の他面側に形成したソース電極と、前記ゲート領域のゲート引出し層に形成されたゲート電極を備えた縦型の電界効果トランジスタを備えた半導体装置において、前記ゲート電極とは独立して、前記溝の底部で、前記ゲート領域の引出し層とオーミック接触するメタル導電部を備えたことを特徴とする半導体装置。

IPC (4件)：

H01L 29/80 ,  H01L 21/28 ,  H01L 29/808 ,  H01L 21/337

FI (3件)：

H01L29/80 V ,  H01L21/28 301B ,  H01L29/80 C

Fターム (35件)：

4M104AA03 ,  4M104BB05 ,  4M104BB14 ,  4M104BB18 ,  4M104BB21 ,  4M104BB25 ,  4M104CC01 ,  4M104DD24 ,  4M104DD26 ,  4M104DD68 ,  4M104DD79 ,  4M104EE05 ,  4M104EE16 ,  4M104FF01 ,  4M104FF13 ,  4M104FF27 ,  4M104GG11 ,  4M104GG18 ,  4M104HH16 ,  5F102FA02 ,  5F102FB01 ,  5F102GB06 ,  5F102GC05 ,  5F102GC07 ,  5F102GC09 ,  5F102GD04 ,  5F102GJ02 ,  5F102GL02 ,  5F102GM02 ,  5F102GR11 ,  5F102GS01 ,  5F102GS03 ,  5F102GV07 ,  5F102HC11 ,  5F102HC15

引用特許：

出願人引用 (1件)

• 整流ゲートを有する三端子ゲート制御半導体スイッチング・デバイス
  公報種別：公表公報   出願番号：特願平7-518113   出願人：ノースカロライナステートユニバーシティ

審査官引用 (3件)

• 特開平4-276664
  
• SIトランジスタ
  公報種別：公開公報   出願番号：特願平8-278485   出願人：株式会社明電舎
• 半導体装置
  公報種別：公開公報   出願番号：特願2002-297026   出願人：株式会社日立製作所