特許
J-GLOBAL ID:200903098085733686
半導体装置ならびに半導体装置の製造方法およびその製造方法で使用する膜厚測定方法および膜厚測定装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-067788
公開番号(公開出願番号):特開2000-269289
出願日: 1999年03月15日
公開日(公表日): 2000年09月29日
要約:
【要約】【課題】 半導体基板を構成する元素と同一元素の膜厚を測定して半導体装置を製造する半導体装置の製造方法およびその製造方法で使用する膜厚測定方法および膜厚測定装置ならびに半導体装置を提供する。【解決手段】 エピタキシャル層31の厚さを測定する方法であって、シリコン基板1上にPMOS領域1aおよびNMOS領域1bと膜厚モニタ領域1cとを設ける工程と、シリコンのエピタキシャル層31を形成する工程と、エピタキシャル層31の厚さを原子間力を用いて測定する工程を備える。
請求項(抜粋):
半導体基板上に形成された膜を有する半導体装置の製造方法であって、前記半導体基板上に素子形成領域と前記膜の厚さを測定するための膜厚モニタ領域とを設ける工程と、前記素子形成領域と前記膜厚モニタ領域とにおいて前記半導体基板上に前記半導体基板を構成する元素と同一の元素を含む前記膜を選択的に形成する工程と、前記膜厚モニタ領域に形成された前記膜の厚さを原子間力を用いて測定することによって、前記素子形成領域に形成された前記膜の厚さを測定する工程とを備えた、半導体装置の製造方法。
IPC (2件):
FI (2件):
H01L 21/66 P
, H01L 21/205
Fターム (9件):
4M106AA01
, 4M106AA10
, 4M106AB20
, 4M106BA20
, 4M106CA48
, 4M106DH03
, 4M106DH50
, 5F045AB02
, 5F045GB09
引用特許:
出願人引用 (5件)
-
半導体装置の製造方法及び製造装置
公報種別:公開公報
出願番号:特願平8-284904
出願人:日本電気株式会社
-
特開平2-105438
-
特開平4-137644
全件表示
審査官引用 (5件)
-
半導体装置の製造方法及び製造装置
公報種別:公開公報
出願番号:特願平8-284904
出願人:日本電気株式会社
-
特開平2-105438
-
特開平4-137644
全件表示
前のページに戻る