特許
J-GLOBAL ID：200903098088587079
ヘテロ接合バイポーラトランジスタ
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-071607
公開番号（公開出願番号）：特開平11-274167
出願日： 1998年03月20日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】ヘテロ接合バイポーラトランジスタにおいて、電子と正孔との再結合に起因する通電中の電流増幅率の低下を抑制する。【解決手段】GaAs基板11上にn型GaAsコレクタ層11、p型GaAsベース層14が形成され、ベース層14上にn型AlGaAsパッシベーション層15が形成されている。パッシベーション層15上に、パッシベーション層15より断面積が小さいエミッタコンタクト層17,18が形成されている。ベース層14上及びパッシベーション層15の側部にベース電極16が形成されている。
請求項（抜粋）：
第1導電型のコレクタ層、第2導電型のベース層及び第1導電型のエミッタ層を具備し、前記エミッタ層の前記ベース層に接する層は、該ベース層のバンドギャップより大きなワイドギャップエミッタ層で形成されたヘテロ接合バイポーラトランジスタにおいて、前記ベース層に接続するベース電極は、前記ワイドギャップエミッタ層に接触していることを特徴とするヘテロ接合バイポーラトランジスタ。
IPC (3件)：
H01L 21/331
, H01L 29/73
, H01L 29/205
