特許
J-GLOBAL ID：200903098144999652
データ駆動回路、それを備えた平板表示装置、そのデータ駆動方法
発明者：
,
出願人/特許権者：
代理人 (2件)：
亀谷 美明
, 金本 哲男
公報種別：公開公報
出願番号（国際出願番号）：特願2006-217194
公開番号（公開出願番号）：特開2007-212998
出願日： 2006年08月09日
公開日（公表日）： 2007年08月23日
要約：
【課題】DACの回路面積及び消費電力を最小化することができるデータ駆動回路、それを備えた平板表示装置、そのデータ駆動方法を提供する。【解決手段】画素430を含む画素部30と、ダミー画素430を含むダミー画素部30と、走査ライン及びダミー走査ラインに信号を提供する走査駆動回路10と、入力デジタルデータに該当する階調電圧を生成し画素に提供するデータ駆動回路20と、回路を制御するタイミング制御部50とを含み、データ駆動回路は、少なくとも2個のデータラインに存在する寄生キャパシタンス成分及びデータラインに接続される画素またはダミー画素のキャパシタンス成分とをサンプリングキャパシタ312及びホールディングキャパシタ314として活用して電荷共有により階調電圧を生成する平板表示装置。【選択図】図3
請求項（抜粋）：
複数の走査ラインとデータラインとに接続された複数の画素を含む画素部と;
少なくとも2本のダミー走査ラインと前記データラインとに接続された複数のダミー画素を含むダミー画素部と;
前記走査ライン及びダミー走査ラインに走査信号及びダミー走査信号を提供する走査駆動回路と;
入力されるデジタルデータに対応した階調電圧を生成して、前記データラインを介して前記画素に前記階調電圧を提供するデータ駆動回路と;
前記走査駆動回路及びデータ駆動回路を制御するためのタイミング制御部と;
を含み、
前記データ駆動回路は、前記データラインのうちの少なくとも2本のデータラインのそれぞれに存在する寄生キャパシタンス成分及び前記データラインにそれぞれ接続される画素またはダミー画素のキャパシタンス成分を、サンプリングキャパシタ及びホールディングキャパシタとして活用して、前記データライン間の電荷共有により前記階調電圧を生成することを特徴とする、平板表示装置。
IPC (4件)：
G09G 3/30
, G09G 3/20
, G02F 1/133
, H01L 51/50
G09G3/30 J
, G09G3/20 623F
, G09G3/20 611A
, G09G3/20 623W
, G09G3/20 623D
, G09G3/20 622B
, G09G3/20 622D
, G09G3/20 621A
, G02F1/133 575
, G02F1/133 550
, H05B33/14 A
, G09G3/20 680G
2H093NA16
, 2H093NA41
, 2H093NA53
, 2H093NC03
, 2H093NC12
, 2H093NC13
, 2H093NC22
, 2H093NC23
, 2H093NC24
, 2H093NC26
, 2H093NC34
, 2H093NC35
, 2H093ND39
, 2H093ND55
, 3K107AA01
, 3K107BB01
, 3K107CC14
, 3K107CC43
, 3K107EE03
, 3K107HH04
, 5C080AA06
, 5C080BB05
, 5C080DD22
, 5C080DD26
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
出願人引用 (1件)
審査官引用 (10件)
全件表示
前のページに戻る
