特許

J-GLOBAL ID：200903098145539264

半導体装置の製造方法

発明者： 小原 文雄 ,  吉原 晋二 ,  金森 勝彦 ,  倉橋 崇
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平7-120138
公開番号（公開出願番号）：特開平8-316497
出願日： 1995年05月18日
公開日（公表日）： 1996年11月29日
要約：

【要約】【目的】保護キャップを有する半導体装置を容易に製造する。【構成】シリコンウェハ32には可動ゲートMOSトランジスタ(センサ素子;機能素子)が形成されている。シリコンウェハ32の表面における素子の形成領域の周囲に、シリコン薄膜よりなる接合枠21をパターニングする。キャップ形成用シリコンウェハ33には脚部23が突設され、脚部23の底面に金の膜よりなる接合層24のパターンが形成されている。キャップ形成用シリコンウェハ33をシリコンウェハ32上に配置し、金/シリコン共晶温度以上に加熱してシリコンウェハ32の接合枠21とキャップ形成用シリコンウェハ33の接合層24とを接合し、両ウェハ32,33を各チップ毎にダイシングする。

請求項（抜粋）：

半導体基板の表面に機能素子が形成されるとともに、半導体基板の表面において機能素子に対し空隙をもって覆うキャップが設けられた半導体装置の製造方法であって、機能素子形成用の半導体ウェハの表面における機能素子の形成領域の周囲に、シリコン薄膜よりなる接合枠をパターニングするとともに、キャップ形成用ウェハにおける前記接合枠パターンに対応する部位に金の膜よりなる接合層をパターニングする第1工程と、前記半導体ウェハの接合枠と前記キャップ形成用ウェハの接合層とが接触する状態にて、金/シリコン共晶温度以上に加熱して前記半導体ウェハの接合枠と前記キャップ形成用ウェハの接合層とを接合する第2工程と、前記半導体ウェハを各チップ毎にダイシングする第3工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/84 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 29/84 B ,  H01L 27/04 H

引用特許：

審査官引用 (4件)

• 加速度センサおよびその製造方法
  公報種別：公開公報   出願番号：特願平5-164123   出願人：株式会社村田製作所
• 特開昭62-054969
  
• 三次元加速度センサユニットとそのユニットをパッケージした三次元加速度センサ
  公報種別：公開公報   出願番号：特願平5-253924   出願人：曙ブレーキ工業株式会社
• 容量型半導体センサ
  公報種別：公開公報   出願番号：特願平5-005041   出願人：トヨタ自動車株式会社