特許
J-GLOBAL ID:200903098345750156
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
稲岡 耕作 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-080270
公開番号(公開出願番号):特開2000-277608
出願日: 1999年03月24日
公開日(公表日): 2000年10月06日
要約:
【要約】【課題】安価なプロセスで配線層間の接続のための良好なプラグを形成する。【解決手段】酸化シリコン膜37に配線パターンに対応した溝37aが形成され、この溝37aに連通するプラグ用開口38が酸化シリコン膜35に形成される。これにより、第1層目の銅配線層32が露出させられる。溝37aおよびプラグ用開口38の内壁を窒化した後、無電解めっきによって、開口38内に選択的に銅が析出させられ、開口38内に埋設された銅プラグ40が形成される。さらに、銅層41の形成およびその平坦化により、溝37aに埋設された第2層目の銅配線層41Aが形成される。【効果】プラグ用開口38のアスペクト比が大きい場合でも、銅プラグ40は銅配線層32に良好に密着する。
請求項(抜粋):
半導体基板上に銅析出反応の触媒物質を含む下地層を形成する工程と、この下地層上に絶縁膜を形成する工程と、この絶縁膜に、上記下地層を露出させる開口を形成する工程と、無電解めっきによって上記下地層上に銅を選択的に析出させることにより、上記開口内に銅プラグを形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 21/768
, C23C 18/38
, H01L 21/288
, H01L 21/3205
, H01L 21/60
FI (5件):
H01L 21/90 B
, C23C 18/38
, H01L 21/288 M
, H01L 21/88 M
, H01L 21/92 604 D
Fターム (60件):
4K022AA02
, 4K022BA08
, 4K022CA06
, 4K022DA01
, 4K022EA04
, 4M104AA01
, 4M104BB04
, 4M104BB30
, 4M104CC01
, 4M104DD07
, 4M104DD16
, 4M104DD17
, 4M104DD53
, 4M104EE12
, 4M104EE17
, 4M104FF18
, 4M104FF21
, 4M104HH01
, 4M104HH09
, 4M104HH12
, 5F033HH07
, 5F033HH08
, 5F033HH09
, 5F033HH11
, 5F033JJ11
, 5F033KK04
, 5F033KK08
, 5F033KK09
, 5F033KK11
, 5F033KK33
, 5F033MM01
, 5F033MM05
, 5F033MM08
, 5F033MM12
, 5F033MM13
, 5F033NN01
, 5F033PP06
, 5F033PP15
, 5F033PP27
, 5F033PP28
, 5F033QQ08
, 5F033QQ09
, 5F033QQ10
, 5F033QQ11
, 5F033QQ19
, 5F033QQ23
, 5F033QQ28
, 5F033QQ37
, 5F033QQ48
, 5F033QQ90
, 5F033RR04
, 5F033RR06
, 5F033RR22
, 5F033TT02
, 5F033VV07
, 5F033XX01
, 5F033XX05
, 5F033XX10
, 5F033XX14
, 5F033XX34
引用特許: