特許
J-GLOBAL ID：200903098408008552
メモリ制御装置および画像処理システム
発明者：
出願人/特許権者：
代理人 (1件)：
杉信 興
公報種別：公開公報
出願番号（国際出願番号）：特願2000-135129
公開番号（公開出願番号）：特開2001-318826
出願日： 2000年05月08日
公開日（公表日）： 2001年11月16日
要約：
【要約】【課題】 増設仕様の画像メモリの、実装メモリの種類,容量,個数等、メモリ仕様の多様性においてメモリ読み書き機能を満たししかも可能な限り高速化を確保する。【解決手段】 メモリMEM34に含まれるメモリの種類,容量および個数の少なくとも一者を含む、メモリ属性対応で、MEM34に与えるメモリ制御信号のタイミングを規定する基準クロックの周波数を定める,MEM34への制御信号の電力容量を定める、および/又は、MEM34に与えるメモリ制御信号の、基準クロックに対するタイミングを定める、メモリ制御装置ASIC35。更に原稿読取りスキャナおよび画像データを補正する画像処理装置IPU70を備える画像処理システム。および/又は、プリンタPTR,90および画像処理装置IPU70を備える画像処理システム。
請求項（抜粋）：
メモリ装置の、メモリの種類,容量および個数の少なくとも一者を含む、メモリ属性対応で、該メモリ装置に与えるメモリ制御信号のタイミングを規定する基準クロックの周波数を定める、メモリ制御装置。
IPC (5件)：
G06F 12/00 564
, G06F 3/12
, G06F 12/06 510
, G06T 1/60 450
, H04N 1/21
G06F 12/00 564 A
, G06F 3/12 B
, G06F 12/06 510 A
, G06T 1/60 450 H
, H04N 1/21
5B021AA01
, 5B021DD12
, 5B047CB25
, 5B047EB03
, 5B060CC01
, 5B060CC03
, 5B060MM06
, 5C073BD01
, 5C073CA01
