特許
J-GLOBAL ID：200903098435972077

乱数発生装置

発明者：
岡村 鉉

岡村 鉉 について


出願人/特許権者：
株式会社サンスリー

株式会社サンスリー について


代理人 (1件)： 特許業務法人アイテック国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2001-345935
公開番号（公開出願番号）：特開2003-150373
出願日： 2001年11月12日
公開日（公表日）： 2003年05月23日
要約：
【要約】【課題】 簡易な構成でランダム性の高い乱数を発生させる。【解決手段】 8ビットのカウンタ24とラッチ回路26とにより構成されるラッチカウンタIC22の出力端子Q0〜Q7をビット順列変更バス28によりその順列を変更してCPU40のデータ入力端子D0〜D7に接続する。ラッチ回路26によるラッチのタイミングによっては、ラッチされる値は所定の範囲内になると予測可能となるが、ビット順列変更バス28によりビットの順列が変更されてCPU40のデータ入力端子D0〜D7に入力されるから、CPU40に入力される8ビットの値はラッチのタイミングによっても予測することができない。この結果、ランダム性の高い乱数を発生させることができる。
請求項（抜粋）：
所定のクロック周波数に基づいてカウントアップするカウンタを用いて乱数を発生させる乱数発生装置であって、所定のラッチ信号を入力したときに前記カウンタの各ビットの値をラッチするラッチ回路と、該ラッチ回路によりラッチした各ビットの順列を該ラッチ回路の順列とは異なる順列に変更するビット順列変更手段と、を備える乱数発生装置。
IPC (2件)：
G06F 7/58 ,  A63F 7/02 315
FI (2件)：
G06F 7/58 A ,  A63F 7/02 315 Z
Fターム (1件)：
2C088AA33
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM