特許
J-GLOBAL ID：200903098438951798
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-065346
公開番号（公開出願番号）：特開平11-261063
出願日： 1998年03月16日
公開日（公表日）： 1999年09月24日
要約：
【要約】【課題】ソース・ドレイン領域とゲート電極とを電気的に接続させない。【解決手段】ゲート酸化膜13上の所定領域にシリコンからなるダミーゲート14を形成する(図1(c))。ダミーゲート14の側部に側壁絶縁膜16を形成し、側壁絶縁膜16及びダミーゲート14をマスクにイオンを注入することで、ソース・ドレイン領域を構成するn+ 型拡散層17を形成する。その後、n+ 型拡散層17を活性化するために、800°C,30分程度、程度のアニールを行う。層間絶縁膜18をダミーゲート14よりも厚く堆積する(図1(e))。層間絶縁膜18の表面をCMPによって平坦化し、ダミーゲート14の表面を露出させる(図1(f))。Al膜19a及びTi膜20を順次堆積する。図1(h)450°C程度のアニール工程を行うことで、ダミーゲート14が形成されていた領域にゲート電極となるAl膜19aを配置する。
請求項（抜粋）：
シリコン基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上の所定領域にシリコンからなるダミーゲートを形成する工程と、前記シリコン基板の表面に、前記ダミーゲートをマスクとして不純物をイオン注入し、ソース・ドレイン領域を形成する工程と、前記シリコン基板上に前記ダミーゲートを覆うように第1の層間絶縁膜を形成する工程と、第1の層間絶縁膜の表面を平坦化しつつ、前記ダミーゲートを露出させる工程と、少なくとも前記ダミーゲート上に少なくともアルミニウムを含むゲート電極材を形成する工程と、前記ゲート電極材及びダミーゲートを加熱して前記ダミーゲートと前記ゲート電極材とを置換する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 29/78 301 G
, H01L 29/78 301 P
