半導体集積回路装置の製造方法および半導体ウエハ

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-197227
公開番号（公開出願番号）：特開平9-045745
出願日： 1995年08月02日
公開日（公表日）： 1997年02月14日
要約：

【要約】【目的】 SRAMのメモリセルを構成する高抵抗負荷素子の電流特性や寄生ゲートの影響を高精度に測定する手段を提供する。【構成】半導体ウエハのスクライブ領域に、SRAMのメモリセルの高抵抗負荷素子と同一の形状、同一の寸法で構成されたダミーの高抵抗負荷素子DR1,DR2 を含むTEGパターンを形成し、このTEGパターンを使ってメモリセルの高抵抗負荷素子の電流特性を測定する。

請求項（抜粋）：

ワード線と一対の相補性データ線との交差部に配置された2個の駆動用MISFETおよび2個の高抵抗負荷素子からなるフリップフロップ回路と2個の転送用MISFETとでメモリセルを構成したSRAMを有する半導体集積回路装置の製造方法であって、前記SRAMを形成した半導体ウエハの一部に、前記2個の高抵抗負荷素子と同一の形状で構成された2個のダミーの高抵抗負荷素子を複数組備え、前記それぞれの組のダミーの高抵抗負荷素子の一方が配線を介して並列に接続された第1のTEGパターンと、前記2個の高抵抗負荷素子と同一の形状で構成された2個のダミーの高抵抗負荷素子を複数組備え、前記それぞれの組のダミーの高抵抗負荷素子の他方が配線を介して並列に接続された第2のTEGパターンとを形成し、前記第1のTEGパターンに形成された前記ダミーの高抵抗負荷素子の一方の電流特性と、前記第2のTEGパターンに形成された前記ダミーの高抵抗負荷素子の他方の電流特性とを個別に測定する工程を含むことを特徴とする半導体集積回路装置の製造方法。

IPC (2件)：

H01L 21/66 , H01L 27/10 371

FI (3件)：

H01L 21/66 Y , H01L 21/66 W , H01L 27/10 371

引用特許：

出願人引用 (3件)

半導体装置及びその特性の測定方法
公報種別：公開公報出願番号：特願平3-191563 出願人：三菱電機株式会社
半導体集積回路
公報種別：公開公報出願番号：特願平5-144142 出願人：広島日本電気株式会社
特開昭63-016658

前のページに戻る