特許
J-GLOBAL ID：200903098507350777
メモリ・デバイスの制御動作機能の初期化および再プログラミングする方法と制御動作機能の初期化および再プログラミングをする回路を備えるメモリ・デバイス
発明者：
,
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-115116
公開番号（公開出願番号）：特開平7-296580
出願日： 1995年04月17日
公開日（公表日）： 1995年11月10日
要約：
【要約】【目的】 マスタ・コントロール回路および初期化・再プログラミング回路により、モード・レジスタの再プログラミング時間を短縮し処理速度を向上させる。【構成】 最初、第1のコマンドに応答して、SDRAM(synchronous dynamic random access memory)デバイス30に第1の制御動作オプションをプログラミングし、第2のコマンドに応答して、SDRAMデバイスに第2の制御動作オプションを再プログラミングする方法とSDRAMデバイス30。SDRAMデバイスは、第1のコマンドと第2のコマンドを受け取るマスタ・コントロール回路37と初期化・再プログラミング回路35を内蔵している。マスタ・コントロール回路37は、第1のコマンドに応答して信号の発生と初期化を行い第2のコマンドに応答して再プログラミング信号を発生する。初期化・再プログラミング回路35は、初期化信号に応答して制御動作機能の初期プログラミングを制御し、再プログラミング信号に応答して制御動作機能の再プログラミングを制御する。
請求項（抜粋）：
メモリ・デバイス(30)において、a)第1のコマンドと第2のコマンドを受け取るマスタ・コントロール回路(37)を備え、前記マスタ・コントロール回路(37)は、前記第1のコマンドに応答して初期化信号を発生し、また前記第2のコマンドに応答して再プログラミング信号を発生し、前記初期化信号と再プログラミング信号が、メモリ・デバイス(30)の制御動作機能のプログラミングを制御し、b)前記マスタ・コントロール回路(37)と電気的やりとりを行う初期化・再プログラミング回路(35)を備え、前記初期化・再プログラミング回路(35)は、前記初期化信号に応答して前記制御動作機能の初期プログラミングを制御し、また前記再プログラミング信号に応答して前記制御動作機能の再プログラミングを制御し、前記制御動作機能は、複数の制御動作オプションを有し、前記メモリ・デバイス(30)は、最初前記制御動作オプションの1つにより動作し、再プログラミング後、さらに前記制御動作オプションの1つにより動作する、ことを特徴とするメモリ・デバイス。
FI (2件)：
G11C 11/34 371 E
, G11C 11/34 362 C
