特許
J-GLOBAL ID：200903098622356215
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-015623
公開番号（公開出願番号）：特開平11-214385
出願日： 1998年01月28日
公開日（公表日）： 1999年08月06日
要約：
【要約】【課題】 比誘電率が高く、しかもリーク電流の少ない高誘電絶縁膜(BST膜)及びこれを容量絶縁膜とするキャパシタを含む半導体装置の製造方法を提供する。【解決手段】 キャパシタの製造に適用する場合には、半導体基板上に下部電極を形成する工程(S11)と、前記下部電極の表面にCVD法によりBST膜を成膜する工程(S12)と、前記BST膜上に上部電極を形成してキャパシタを形成する工程(S13)と、前記BST膜を成膜した後に、還元性ガス雰囲気でアニール処理を行う工程(S14)とを備える。BST膜を成膜する際にBST膜中に混入された炭素等の不純物を還元処理し、BST膜中から不純物を除去するため、不純物によってBST膜中に存在していた低誘電率層が除去されることになり、BST膜の比誘電率を向上する。
請求項（抜粋）：
半導体基板上に高誘電絶縁膜を成膜した後に、還元性ガス雰囲気でアニール処理を行うことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/316
, H01L 27/108
, H01L 21/8242
H01L 21/316 P
, H01L 27/10 621 C
, H01L 27/10 651
