特許
J-GLOBAL ID：200903098639963751
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平9-074489
公開番号（公開出願番号）：特開平10-255475
出願日： 1997年03月11日
公開日（公表日）： 1998年09月25日
要約：
【要約】 (修正有)【課題】 クロック信号に従って同期動作しかつライトサイクルの次サイクルでのリードサイクルを許容するシンクロナスSRAM等の高速化。【解決手段】 ライトサイクルの次サイクルのリードサイクルに関する実質的な読み出し動作を、上記ライトサイクルの例えば前前サイクルのライトサイクルの実質的な書き込み動作が行われるサイクルの次次サイクルで実行する。さらに、後続するリードサイクルによりその実質的な書き込み動作が行われなかったライトサイクルに関するライトアドレス及びライトデータをそれぞれ保持する例えば2個のアドレスレジスタAR2及びAR3ならびに入力データレジスタIR1及びIR2と、アドレスレジスタAR1を介して入力される後続するリードサイクルのリードアドレスとAR2又はAR3のライトアドレスとを比較照合し、対応するIR1又はIR2に保持されるライトデータをリードデータとして選択的に出力する。
請求項（抜粋）：
クロック信号に従って同期動作し、ライトサイクルの次サイクルでのリードサイクルを許容するものであって、かつ、上記リードサイクルに関する実質的な読み出し動作を、上記ライトサイクルの前サイクル又は前前サイクルのライトサイクルに関する実質的な書き込み動作が行われるサイクルの実質次次サイクルにおいて行うことを特徴とする半導体記憶装置。
引用特許：
前のページに戻る
