特許

J-GLOBAL ID：200903098673714655

フィールド・プログラマブル・ゲートアレイにおける論理セル及びルーチング・アーキテクチャ

発明者： フリーマン リチャード ディー ,  リノフ ジョセフ ディー ,  サクス ティモシー
出願人/特許権者： ゲートフィールド コーポレイション
代理人 (1件)： 中村 稔 (外6名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-530308
公開番号（公開出願番号）：特表平11-503290
出願日： 1996年03月14日
公開日（公表日）： 1999年03月23日
要約：

【要約】本発明は、論理セル(10)のアレイ、及びそれぞれが不揮発性メモリ・セルから形成された、プログラマブル・スイッチ(24-29)によって相互接続された相互接続回線(X1、X2、X3)を有しているFPGA集積回路を提供する。論理セル(10)は、セル内のプログラマブル・スイッチ(30-33)の設定により論理またはメモリ機能を供給すべく設計される。アレイの論理セルは、ローカルで、長くかつグローバルな配線セグメントの階層によって相互接続可能である。相互接続は、配線セグメント間のプログラマブル・スイッチの設定によって行われる。

請求項（抜粋）：

複数の論理セル、接続ラインおよび前記論理セルをプログラマブルに接続するスイッチおよび接続ラインとを備えた集積回路において、 各論理セルが、 第1および第2トランスファゲートを有し、各トランスファゲートは入力ノード、第1の真あるいは反転信号に、または固定論理レベルにプログラマブルに接続され得る制御ターミナル、および前記他のトランスファゲートに共通に接続される出力ノード、固定論理レベルあるいは前記論理セルからの出力信号にプログラマブルに接続され得る前記第1トランスファゲートの入力ノード、第1の真あるいは反転信号、または固定論理レベルにプログラマブルに接続され得る第2のトランスファゲートの入力ノードとを含んでおり、 さらに、 複数の入力ノードを有する論理ゲートを有し、 、前記トランスファゲートの前記共通に接続された出力ノードに接続される第1入力ノードと、第3の真あるいは反転信号、または固定論理レベルにプログラマブルに接続され得る第2入力ノードを含んでおり、前記論理セル出力信号を発生するための出力ノードを有しており、 これによって、前記論理セルは、個別にあるいは複合的にプログラムされて論理あるいはメモリ機能を与えて前記集積回路を構成することを特徴とする論理セル。

引用特許：

審査官引用 (3件)

• 構成可能ロジックアレイ
  公報種別：公開公報   出願番号：特願平6-137587   出願人：ピルキントンマイクロ-エレクトロニクスリミテッド
• プログラマブル論理アレイ集積回路
  公報種別：公開公報   出願番号：特願平4-234868   出願人：アルテラコーポレーション
• 特表平1-501671