特許
J-GLOBAL ID：200903098705879414
内部降圧回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-242743
公開番号（公開出願番号）：特開平9-091047
出願日： 1995年09月21日
公開日（公表日）： 1997年04月04日
要約：
【要約】【課題】 出力される内部降圧電圧が基準電圧を越えて過度に上昇することのない内部降圧回路を提供する。【解決手段】 差動増幅回路14において、N型MOSトランジスタQn11及びQn12によってカレントミラー回路が構成され、また、電流源となるP型トランジスタQp11、Qp12及びQp13によって差動増幅器が構成されている。Qp12のゲートには上限基準電圧Vreflimが印加される一方、Qp13のゲートには内部降圧電圧Vint が印加される。内部降圧電圧Vint が上限基準電圧Vreflimを越えると、Qp12のドレイン電流I12が増加しQn11のドレイン電圧が上昇して出力降圧回路15を構成するN型MOSトランジスタQn13が導通状態となるので、Qn13のドレイン電圧である内部降圧電圧Vint が降下する。
請求項（抜粋）：
半導体集積回路に搭載され、外部電源電圧よりも低い内部降圧電圧を発生して前記半導体集積回路が備える内部素子に供給する内部降圧回路であって、第1の基準電圧及びこの第1の基準電圧よりも所定の電圧だけ高い第2の基準電圧をそれぞれ発生して出力する基準電圧発生回路と、前記基準電圧発生回路から出力された第1の基準電圧を基にして前記内部降圧電圧を出力する出力回路と、前記出力回路から出力された内部降圧電圧が前記基準電圧発生回路から出力された第2の基準電圧を越えたとき、前記内部降圧電圧を降下させる出力制御回路とを備えていることを特徴とする内部降圧回路。
IPC (2件)：
G05F 1/56 310
, G05F 3/24
G05F 1/56 310 G
, G05F 3/24 Z
