特許
J-GLOBAL ID:200903098752872789

不揮発性半導体記憶装置およびその駆動方法

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人明成国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2002-165440
公開番号(公開出願番号):特開2004-013989
出願日: 2002年06月06日
公開日(公表日): 2004年01月15日
要約:
【課題】バーストモード読み出しの機能を有するツインメモリセルを用いた不揮発性半導体記憶装置を提供する。【解決手段】ツインメモリセルが行方向および列方向に複数配列されたメモリセルアレイと、指定されるアドレスから順に変化する複数のアドレスを生成するアドレス生成回路と、アドレス生成回路から供給されるアドレスに応じて、少なくとも複数のワード線と複数のビット線の動作を制御して情報の読み出しを制御するためのアクセス制御回路と、複数のビット線を介して読み出される情報を検出する検出回路と、を備える。アクセス制御回路は、順に変化する複数のアドレスが指定されて、複数のアドレスに対応する不揮発性メモリ素子の情報を読み出す場合において、行方向および列方向に配列された複数の不揮発性メモリ素子のうち、ある列において列方向に並ぶ複数の不揮発性メモリ素子をアドレスの変化に応じて順に選択させる。【選択図】 図14
請求項(抜粋):
不揮発性半導体記憶装置であって、 1つのワードゲートと、第1のコントロールゲートによって制御される第1の不揮発性メモリ素子と、第2のコントロールゲートによって制御される第2の不揮発性メモリ素子とを有するツインメモリセルが、行方向および列方向に複数配列されたメモリセルアレイと、 前記メモリセルアレイの行ごとに設けられ、前記行方向に配列された複数のツインメモリセルの前記ワードゲートに共通接続される複数のワード線と、 前記行方向で隣り合う一対の前記ツインメモリセルごとに設けられ、前記一対のツインメモリセルのうち、一方のツインメモリセルの第1の不揮発性メモリ素子と他方のツインメモリセルの第2の不揮発性メモリ素子とに共通に接続されて列方向に延びる複数のビット線と、 指定されるアドレスから順に変化する複数のアドレスを生成するアドレス生成回路と、 前記アドレス生成回路から供給されるアドレスに応じて、少なくとも前記複数のワード線と前記複数のビット線の動作を制御して情報の読み出しを制御するためのアクセス制御回路と、 前記複数のビット線を介して読み出される情報を検出する検出回路と、を備え、 前記アクセス制御回路は、 順に変化する前記複数のアドレスが指定されて、前記複数のアドレスに対応する不揮発性メモリ素子の情報を読み出す場合において、前記行方向および列方向に配列された前記複数の不揮発性メモリ素子のうち、ある列において前記列方向に並ぶ複数の前記不揮発性メモリ素子を前記アドレスの変化に応じて順に選択させることを特徴とする不揮発性半導体記憶装置。
IPC (7件):
G11C16/02 ,  G11C16/04 ,  G11C16/06 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (7件):
G11C17/00 613 ,  H01L27/10 434 ,  H01L29/78 371 ,  G11C17/00 621Z ,  G11C17/00 633Z ,  G11C17/00 634Z ,  G11C17/00 631
Fターム (35件):
5B025AA01 ,  5B025AC04 ,  5B025AD05 ,  5B025AE05 ,  5F083EP18 ,  5F083EP23 ,  5F083EP28 ,  5F083EP32 ,  5F083EP33 ,  5F083EP34 ,  5F083EP35 ,  5F083ER02 ,  5F083ER05 ,  5F083ER11 ,  5F083ER14 ,  5F083ER15 ,  5F083ER22 ,  5F083ER23 ,  5F083ER30 ,  5F083GA01 ,  5F083KA08 ,  5F083LA25 ,  5F083LA28 ,  5F083ZA21 ,  5F083ZA28 ,  5F101BA45 ,  5F101BB03 ,  5F101BB05 ,  5F101BC11 ,  5F101BD10 ,  5F101BD22 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05
引用特許:
出願人引用 (2件)

前のページに戻る