特許

J-GLOBAL ID：200903098754136826

半導体装置およびその製造方法

発明者： 君塚 直彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-060549
公開番号（公開出願番号）：特開2000-260983
出願日： 1999年03月08日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】 オン電流の向上あるいはオフ電流の低減し、これによりトランジスタの動作速度の向上あるいは消費電力の低減を図ること。【解決手段】 チャネル領域15のソース領域8側端部における不純物濃度をnA、チャネル領域15のドレイン領域9側端部における不純物濃度をnBとしたときに、nA>nBとする。望ましくはnA>10nBとする。

請求項（抜粋）：

シリコン基板と、該シリコン基板上にゲート絶縁膜を介して形成されたゲート電極と、該ゲート電極の直下の領域に設けられた一導電型の不純物を含むチャネル領域と、該チャネル領域を挟むように形成された該不純物と逆導電型のソース領域およびドレイン領域とを有する半導体装置であって、前記チャネル領域のソース領域側端部における前記不純物の濃度をnA、前記チャネル領域のドレイン領域側端部における前記不純物の濃度をnBとしたときに、nA>nBであることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/265 ,  H01L 21/336

FI (3件)：

H01L 29/78 301 H ,  H01L 21/265 Q ,  H01L 29/78 301 Y

Fターム (15件)：

5F040DA01 ,  5F040DA02 ,  5F040DA22 ,  5F040DB01 ,  5F040DC01 ,  5F040EC07 ,  5F040EE05 ,  5F040EF02 ,  5F040EF18 ,  5F040EK01 ,  5F040EK05 ,  5F040EM01 ,  5F040FB02 ,  5F040FC11 ,  5F040FC17

引用特許：

審査官引用 (3件)

• MOSFETおよびその製造方法
  公報種別：公開公報   出願番号：特願平8-213776   出願人：日本電気株式会社
• MIS型半導体装置とその形成方法
  公報種別：公開公報   出願番号：特願平8-022311   出願人：株式会社日立製作所
• 特開平4-116834