特許
J-GLOBAL ID：200903098760668511

固体撮像素子及びその製造方法

発明者：
城戸 英男

城戸 英男 について

, 
糸長 総一郎

糸長 総一郎 について

, 
吉次 快

吉次 快 について

, 
千葉 健一

千葉 健一 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (2件)： 角田 芳末 ,  伊藤 仁恭
公報種別：公開公報
出願番号（国際出願番号）：特願2007-094755
公開番号（公開出願番号）：特開2008-252032
出願日： 2007年03月30日
公開日（公表日）： 2008年10月16日
要約：
【課題】エッチバック処理によるサリサイドブロック膜の能力低下がなく、トランジスタのソース・ドレイン注入を均一に行うことが可能な固体撮像素子の製造方法を提供する。【解決手段】ゲート電極11,21の側面に形成したサイドウォール32,33をマスクとして、トランジスタのソース・ドレイン領域14,24を形成する。そして、ゲート電極11,21、サイドウォール32,33、ソース・ドレイン領域14,24、及び、受光領域を覆って、水素供給膜33とサリサイドブロック膜34とを成膜する。シリサイド化領域のサリサイドブロック膜34を除去した後、金属膜38を形成して熱処理を行い、シリサイド化領域のゲート電極21及びソース・ドレイン領域24の上部に金属シリサイド膜25,26を形成することにより固体撮像素子を製造する。【選択図】図4
請求項（抜粋）：
光照射により電荷を発生する受光部と、トランジスタのソース・ドレイン領域とが半導体層に形成され、 前記受光部を含み、トランジスタのソース・ドレイン領域及びゲート電極の表面がシリサイド化されていない非シリサイド化領域と、 トランジスタのソース・ドレイン領域及びゲート電極の表面が少なくともシリサイド化されているシリサイド化領域とを有し、 前記非シリサイド化領域においては、 トランジスタのゲート電極の側壁にサイドウォールが形成され、 前記半導体層、前記ゲート電極、並びに、前記サイドウォールを覆って水素供給膜が形成され、 前記水素供給膜上に、シリサイド化を阻止するサリサイドブロック膜が形成され、 前記シリサイド化領域においては、 トランジスタのゲート電極の側面にサイドウォールが形成され、前記水素供給膜及び前記サリサイドブロック膜が形成されていない ことを特徴とする固体撮像素子。
IPC (4件)：
H01L 27/146 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 21/28
FI (3件)：
H01L27/14 A ,  H01L27/08 102D ,  H01L21/28 301S
Fターム (33件)：
4M104BB01 ,  4M104BB20 ,  4M104DD02 ,  4M104DD17 ,  4M104DD78 ,  4M104DD84 ,  4M104EE09 ,  4M104EE17 ,  4M104FF14 ,  4M104GG17 ,  4M118AA10 ,  4M118AB01 ,  4M118BA14 ,  4M118CA04 ,  4M118EA01 ,  4M118EA06 ,  4M118EA14 ,  4M118FA06 ,  4M118FA33 ,  5F048AB03 ,  5F048AB10 ,  5F048AC01 ,  5F048AC10 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BF06 ,  5F048BF17 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30
引用特許：
出願人引用 (2件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM