特許
J-GLOBAL ID：200903098975132965
自己整列されたシリサイド膜を持つイメ-ジセンサ
発明者：
出願人/特許権者：
代理人 (1件)：
三枝 英二 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-184157
公開番号（公開出願番号）：特開2000-031449
出願日： 1999年06月29日
公開日（公表日）： 2000年01月28日
要約：
【要約】本発明は所望の高速動作が遂行可能なCMOSイメージセンサを提供することを目的とし、そのCMOSイメージセンサを既存工程の変化を最小化しながら自己整列シリサイド工程を形成するCMOSイメージセンサを提供するものである。本発明のCMOSイメージセンサは、埋設フォトダイオードが形成された光感知領域と上記フォトダイオード、電気的に連結された多数のトランジスタ、上記光感知領域を除外したゲート、高濃度拡散領域上に形成されたシリサイド膜、及び絶縁層をパターンニングすることによって提供される多数の絶縁層パターンを含む。上記多数の絶縁層パターンは、上記多数のトランジスタに各々提供される上記ゲートの側壁に形成される絶縁スペーサ、上記ゲートの中で上記光感知領域、隣接するゲートの側壁、及び上記光感知領域に形成される保護層を含める。
請求項（抜粋）：
【請求項 1】CMOSイメージセンサにおいて、埋設フォトダイオードが形成された光感知領域、上記フォトダイオードと電気的に連結された多数のトランジスタ、上記光感知領域を除外したゲート及び高濃度の拡散領域の上に形成されたシリサイド膜、及び絶縁層をパターンニングすることによって提供される多数の絶縁層のパターンを含み、上記多数の絶縁層のパターンに上記多数のトランジスタに各々提供される上記ゲートの側壁に形成される絶縁スペーサ、上記ゲートの中で上記光感知領域と隣接するゲートの側壁、及び上記光感知領域に形成される保護層を含むことを特徴とするCMOSイメージセンサ。【請求項 2】 上記絶縁層は、TEOS層である請求項1に記載のCMOSイメージセンサ。【請求項 3】CMOSイメージセンサの単位画素において、第1導電形の半導体層と、上記半導体層の内で形成され外部からの光を感知し光電荷を生成するための埋設フォトダイオード、上記半導体層の内で形成され上記埋設フォトダイオードから生成された光電荷を伝達された後該光電荷を貯蔵するための第2導電形のフローティング接合、上記フローティング接合と上記埋設フォトダイオードの間の上記半導体層上に形成されるトランスファゲート、上記半導体層の内で形成される第2導電形のドレーン接合、上記フローティング接合と上記ドレーン接合の間の上記半導体層の上に形成されるリセットゲート、上記半導体層の内に形成される第1導電形のウェル領域、上記ウェル領域に形成されソース/ドレーン接合を持つドライブトランジスタ及びセレクトトランジスタ、上記フローティング接合、上記トランスファゲート、上記ドレーン接合、上記リセットゲート、上記セレクトゲート及び上記ドライブゲートとセレクトゲートの上記ソースドレーン接合に形成されるシリサイド膜、及び絶縁層をパターニングすることにより提供される多数の絶縁層パターンを含み、上記多数の絶縁層パターンは、上記トランスファゲート、上記リセットゲート、上記ドライブゲート及び上記セレクトゲートの側壁に形成される絶縁スペーサと、上記光感知領域及び上記トランスファゲートの側壁に形成される保護層とを含むことを特徴とするCMOSイメージセンサの単位画素。【請求項 4】 上記トランスファゲート及び上記リセットゲートが各々約1μm以上のチャンネルの大きさを持ち、上記ドライブゲート及び上記セレクトゲートは約0.5μm以下のチャンネルの大きさを持つように形成されることを特徴とする請求項3に記載のCMOSイメージセンサの単位画素。【請求項 5】 上記絶縁層が、TEOS層であることを特徴とする請求項3に記載のCMOSイメージセンサの単位画素。
引用特許：
前のページに戻る
