特許

J-GLOBAL ID：200903098985896211

半導体装置及びその製造方法

発明者： 松尾 浩司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-293929
公開番号（公開出願番号）：特開2002-110815
出願日： 2000年09月27日
公開日（公表日）： 2002年04月12日
要約：

【要約】【課題】【解決手段】N型MISトランジスタのゲート電極は、ゲート絶縁膜111に接し、フェルミレベルがシリコン基板のバンドギャップの略中央の伝導帯側に位置するハフニウム窒化物膜112と、ハフニウム窒化物膜112上に形成されたアルミニウム115とを具備し、P型MISトランジスタのゲート電極は、ゲート絶縁膜111に接し、フェルミレベルがシリコン基板のバンドギャップの略中央より価電子帯側に位置するグラファイト化有機塗布膜117と、グラファイト化有機塗布膜117上に形成されたアルミニウム115とを具備し、アルミニウム115の側面にはグラファイト化有機塗布膜117が形成されていない

請求項（抜粋）：

N型MISトランジスタ及びP型MISトランジスタそれぞれのゲート電極が半導体基板上の絶縁膜に形成された開口部内にゲート絶縁膜を介して形成されている半導体装置であって、前記N型MISトランジスタのゲート電極は、前記ゲート絶縁膜に接し、フェルミレベルが前記半導体基板のバンドギャップの略中央より伝導帯側に位置する第1の金属含有膜と、この第1の金属含有膜上に形成され、第1の金属含有膜より抵抗が低い第2の金属含有膜とを具備し、前記P型MISトランジスタのゲート電極は、前記ゲート絶縁膜に接し、フェルミレベルが前記半導体基板のバンドギャップの略中央より価電子帯側に位置する導電性塗布膜と、この導電性塗布膜上に形成された、該導電性塗布膜より抵抗が低い第2の金属含有膜とを具備し、前記導電性塗布膜は前記開口部の底面のみに形成され、第2の金属含有膜の側面には該導電性塗布膜が形成されていないことを特徴とする半導体装置。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 29/43

FI (4件)：

H01L 21/28 301 R ,  H01L 21/28 301 Z ,  H01L 27/08 321 D ,  H01L 29/62 G

Fターム (24件)：

4M104AA01 ,  4M104BB29 ,  4M104BB30 ,  4M104BB36 ,  4M104CC05 ,  4M104DD03 ,  4M104DD37 ,  4M104DD43 ,  4M104DD51 ,  4M104DD65 ,  4M104DD78 ,  4M104DD81 ,  4M104EE03 ,  4M104FF13 ,  4M104GG14 ,  5F048AC03 ,  5F048BA01 ,  5F048BB10 ,  5F048BB11 ,  5F048BC06 ,  5F048BF06 ,  5F048BG01 ,  5F048BG13 ,  5F048DA27

引用特許：

審査官引用 (3件)

• トランジスタ作製方法
  公報種別：公開公報   出願番号：特願2000-049739   出願人：テキサスインスツルメンツインコーポレイテツド
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-124405   出願人：株式会社東芝
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2000-090166   出願人：松下電器産業株式会社