特許
J-GLOBAL ID:200903098986895057

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 薄田 利幸
公報種別:公開公報
出願番号(国際出願番号):特願平6-236193
公開番号(公開出願番号):特開平8-102498
出願日: 1994年09月30日
公開日(公表日): 1996年04月16日
要約:
【要約】【目的】高性能性、高信頼性、かつ、発熱による温度上昇を防止し、静電破壊耐性に優れた半導体装置を提供すること。【構成】P型シリコン単結晶基板100表面上の所望の領域に、シリコン酸化膜200を設け、さらにこの上にシリコン単結晶層を設け、このシリコン単結晶層に第1の半導体素子として、NチャネルMOSFET Qn2、PチャネルMOSFET Qp2を形成し、半導体基板の所望の領域以外の領域に第2の半導体素子として、NチャネルMOSFET Qn1、PチャネルMOSFET Qp1を形成するようにした半導体装置。
請求項(抜粋):
半導体基板表面上の所望の領域に設けられた絶縁膜と該絶縁膜上に設けられた半導体単結晶層とを有し、上記半導体単結晶層に形成された第1の半導体素子及び上記半導体基板の上記所望の領域以外の領域に形成された第2の半導体素子からなることを特徴とする半導体装置。
IPC (7件):
H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/08 331 ,  H01L 27/12 ,  H01L 29/786
FI (3件):
H01L 27/08 321 B ,  H01L 27/04 H ,  H01L 29/78 613 Z
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る