特許
J-GLOBAL ID：200903099172443577
半導体装置の製造方法及び半導体製造装置
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-188773
公開番号（公開出願番号）：特開2001-015568
出願日： 1999年07月02日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 リソグラフィ処理により形成されたレジストパターンについての測定結果に基づいて次の工程に進めてよいか否かの合否判定を行う際に、品質的に問題ないウェーハを不合格と判定することを防止して、スループットの向上とコストの低下を実現する半導体装置の製造方法及び半導体製造装置を提供する。【解決手段】 第1合否判定部18において、コンタクトホール開口部42のホール径D及びターゲットパターンとしての下層配線ライン30とのアライメント・オフセット値Aがそれぞれ所定の規格範囲内に入っているか否かの1次合否判定を行う(ステップS4)。この1次合否判定で、規格範囲内に入っていないと判定されても、第2合否判定部20において、下層配線ライン30の線幅Dtとの相関関係を考慮してコンタクトホール開口部42が品質的に問題がないか否かの2次合否判定を行う(ステップS6)。
請求項（抜粋）：
リソグラフィ処理により形成されたレジストパターンについての測定結果に基づいて、次の工程に進めてよいか否かの合否判定を行う半導体装置の製造方法であって、前記レジストパターンについての測定結果が所定の規格範囲内に入っているか否かにより、前記レジストパターンの適否を判定することに加え、前の工程において形成されたターゲットパターンについての測定結果との相関関係において、前記レジストパターンの適否を判定することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (3件)：
H01L 21/66 J
, H01L 21/66 Z
, H01L 21/30 502 V
4M106AA01
, 4M106AA20
, 4M106BA02
, 4M106BA04
, 4M106CA38
, 4M106CA39
, 4M106DB01
, 4M106DB04
, 4M106DB11
, 4M106DB12
, 4M106DB18
, 4M106DB30
, 4M106DH07
, 4M106DH31
, 4M106DH33
, 4M106DJ18
, 4M106DJ23
, 4M106DJ26
, 4M106DJ27
