特許

J-GLOBAL ID：200903099213665490

コントロールユニット

発明者： 藤本 千明
出願人/特許権者： 三菱電機株式会社
代理人 (5件)： 曾我 道照 ,  曾我 道治 ,  古川 秀利 ,  鈴木 憲七 ,  梶並 順
公報種別：公開公報
出願番号（国際出願番号）：特願2005-083666
公開番号（公開出願番号）：特開2006-268266
出願日： 2005年03月23日
公開日（公表日）： 2006年10月05日
要約：

【課題】記憶装置の記憶内容のチェックに要する時間の短縮およびCPUへの負荷の軽減をすることができ、かつ記憶装置の異常による影響を最小限にすることのできるコントロールユニットを提供する。【解決手段】演算処理を行うCPU10と、CPU10が実行するプログラムが記憶されるROM11と、CPU10の処理が記憶されるRAM12とを備え、CPU10は、プログラムの内容に基づいて所定の制御を行うコントロールユニット1Aであって、ROM11およびRAM12はそれぞれ複数の領域に分割され、プログラムは、ROM11およびRAM12の記憶内容のチェックを行うチェックプログラムを含み、CPU10は、チェックプログラムを用い、領域ごとにチェックを行うものである。【選択図】図5

請求項（抜粋）：

演算処理を行うCPUと、 前記CPUが実行するプログラムが記憶されるとともに、前記CPUの処理が記憶される記憶装置と を備え、前記CPUは、前記プログラムの内容に基づいて所定の制御を行うコントロールユニットであって、 前記記憶装置は複数の領域に分割され、 前記プログラムは、前記記憶装置の記憶内容のチェックを行うチェックプログラムを含み、 前記CPUは、前記チェックプログラムを用い、前記領域ごとに前記チェックを行うこと を特徴とするコントロールユニット。

IPC (2件)：

G06F 12/16 ,  G06F 11/22

FI (2件)：

G06F12/16 330C ,  G06F11/22 350B

Fターム (15件)：

5B018GA03 ,  5B018HA01 ,  5B018HA13 ,  5B018JA21 ,  5B018JA22 ,  5B018MA23 ,  5B018NA01 ,  5B018NA04 ,  5B018QA04 ,  5B018QA13 ,  5B018RA11 ,  5B048AA19 ,  5B048CC13 ,  5B048FF05 ,  5B048FF06

引用特許：

出願人引用 (1件)

• 電子制御ユニットにおける記憶回路のチェック方法
  公報種別：公開公報   出願番号：特願平11-323765   出願人：株式会社オートネットワーク技術研究所, 住友電装株式会社, 住友電気工業株式会社

審査官引用 (5件)

• メモリ診断装置及び制御装置
  公報種別：公開公報   出願番号：特願2002-129827   出願人：株式会社デンソー
• 特開昭59-124097
  
• 特開平1-191961
  
• 特開平2-127748
  
• メモリの初期診断回路
  公報種別：公開公報   出願番号：特願平4-133110   出願人：日本電気株式会社