特許
J-GLOBAL ID：200903085468749565
メモリ診断装置及び制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
足立 勉
公報種別：公開公報
出願番号（国際出願番号）：特願2002-129827
公開番号（公開出願番号）：特開2003-323353
出願日： 2002年05月01日
公開日（公表日）： 2003年11月14日
要約：
【要約】【課題】 メモリで発生した異常に対処するための処理の遅れを防止する。【解決手段】 自動車のエンジン制御用ECUに備えられるマイコンのRAMの記憶領域は、高ブロック、中ブロック及び低ブロックの3つのブロックに分けられている。そして、RAMに記憶されるべきデータも、当該データの異常が自動車の安全性に与える影響度の大きさに応じて3種類のグループに分類されており、その影響度の大きいグループから順に、高ブロック、中ブロック、低ブロックにそれぞれ記憶されるようになっている。そして、CPUは、上記各ブロックを、上記影響度の大きいデータが記憶されるブロックほど高い頻度(即ち、高>中>低)で診断し、異常を検出した場合にはフェイルセーフ処理を行う。よって、異常となった場合に早急なフェイルセーフ処理が要求されるデータであるほど、異常の発生を早く検出することができ、フェイルセーフ処理の遅れを防止できる。
請求項（抜粋）：
制御対象を制御するための処理を行うコンピュータがその処理に用いるメモリの記憶領域の全部又は一部を診断対象として、該診断対象の領域を複数に分割した各分割領域毎に診断するメモリ診断装置であって、前記各分割領域を、その分割領域に記憶されるデータの種類に応じた頻度で診断するように構成されていること、を特徴とするメモリ診断装置。
IPC (3件)：
G06F 12/16 330
, F02D 45/00 376
, G05B 23/02
G06F 12/16 330 C
, F02D 45/00 376 F
, G05B 23/02 T
3G084BA03
, 3G084CA01
, 3G084CA03
, 3G084DA27
, 3G084DA32
, 3G084EB24
, 3G084FA02
, 3G084FA10
, 5B018GA03
, 5B018JA22
, 5B018MA23
, 5B018NA01
, 5B018QA13
, 5H223AA10
, 5H223BB01
, 5H223CC01
, 5H223EE15
, 5H223FF09
