特許
J-GLOBAL ID：200903099250838117

ビタビ復号器のアナログ演算回路及びそのアナログ演算方法

発明者：
泉川 正則

泉川 正則 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-170635
公開番号（公開出願番号）：特開2000-357972
出願日： 1999年06月17日
公開日（公表日）： 2000年12月26日
要約：
【要約】【課題】精度が高く、高スループットが可能なビタビ復号器のアナログ演算回路を実現する。【解決手段】パスのメトリックの演算を行うためのスイッチトキャパシタ回路の積和演算器1,2と、メトリック値が適当な範囲になるように積和演算器1,2の出力に一定値を加算し、サンプル&ホールドを行う加算器5,6,7,8から構成される。積和演算器1,2と加算器5,6,7,8は、マスタ・スレーブの関係で動作し、精度が良いビタビ復号器が実現する。又、積和演算器1,2、サンプル&ホールド回路3,4、比較器9,10、セレクタ11,12から構成される第1段パス・メトリック演算回路81と、積和演算器1,2、サンプル&ホールド回路3,4、比較器9,10、セレクタ11,12から構成される第2段パス・メトリック演算回路82とをマスタ・スレーブの関係で動作させることにより、1/2の動作周波数で同じスループットを実現することができる。
請求項（抜粋）：
パスのメトリックの演算を行うための積和演算器からなり、前記積和演算器はスイッチトキャパシタ回路により形成されているビタビ復号器のアナログ演算回路。
Fターム (9件)：
5J065AA01 ,  5J065AB01 ,  5J065AC03 ,  5J065AD10 ,  5J065AF01 ,  5J065AF02 ,  5J065AH02 ,  5J065AH03 ,  5J065AH15
引用特許：
審査官引用 (2件)
  • デジタル信号検出回路
    公報種別：公開公報   出願番号：特願平5-033415   出願人：シャープ株式会社
  • 復号装置
    公報種別：公開公報   出願番号：特願平6-190005   出願人：松下電器産業株式会社

前のページに戻る

TOP

BOTTOM