パストランジスタ型セレクタ回路及び論理回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：薄田利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平6-185808
公開番号（公開出願番号）：特開平8-051354
出願日： 1994年08月08日
公開日（公表日）： 1996年02月20日
要約：

【要約】 (修正有)【目的】高速かつ安定な動作を実現する。【構成】ドレイン電極を相互に接続して出力端子とする一対の信号選択用nMOSトランジスタ1,2のゲート電極に反対位相の2種類の制御信号を個別に供給する回路4を接続し、同回路に、制御信号を生成するための手段と、クロック信号clkに同期して動作し、同信号がローレベルである期間中、信号選択用トランジスタ1,2に対する制御信号の供給を停止するための手段を設ける。制御信号の供給停止は、制御信号生成手段と接地端子との間に、例えば、放電用nMOSトランジスタ13,14を接続し、クロック信号がローレベルである期間中、当該トランジスタを導通状態にして制御信号を放電させることによって実現する。前記出力端子に、充電用pMOSトランジスタ7,8を接続し、閾値電圧分低下するハイレベルを電源電位に復帰する。

請求項（抜粋）：

ドレイン電極を相互に接続して出力端子とし、各ソース電極を入力端子とする一対の信号選択用nMOSトランジスタと、当該トランジスタのゲート電極に反対位相の2種類の制御信号を個別に供給するための回路を少なくとも備え、当該制御信号供給回路は、制御信号を生成するための手段及び制御信号の供給を断続するための手段を含むものであり、かつ、後者の制御信号断続手段は、クロック信号に同期して動作し、同信号がローレベルである期間中、信号選択用トランジスタに対する制御信号の供給を停止するものであることを特徴とするパストランジスタ型セレクタ回路。

IPC (3件)：

H03K 19/0944 , H03K 17/693 , H03K 19/20

引用特許：

審査官引用 (5件)

半導体集積回路
公報種別：公開公報出願番号：特願平3-101238 出願人：日本電気株式会社
特開平4-261217
NMOSパストランジスタ回路と加算器
公報種別：公開公報出願番号：特願平5-333974 出願人：日本電気株式会社

全件表示

前のページに戻る