半導体装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-314762
公開番号（公開出願番号）：特開平10-154751
出願日： 1996年11月26日
公開日（公表日）： 1998年06月09日
要約：

【要約】【課題】素子分離領域内の配線-基板間容量の低減し、又は容量内の蓄積電荷量を低減することにより、動作速度の高い半導体装置を提供する。【解決手段】 P型シリコン基板1の上に、素子が配置される活性領域6と、これを囲む素子分離領域7とが設けられ、素子分離領域7は、溝部8とダミーの半導体部9とにより構成されている。基板上には層間絶縁膜12が堆積され、その上には配線13が設けられている。半導体部9内には、素子へのイオン注入と同時に形成された不純物拡散層21が形成され、不純物拡散層21とシリコン基板1との間にPN接合部22が形成されている。配線-基板間容量のうち半導体部9を通る領域の容量成分は、層間絶縁膜12の容量に不純物拡散層21の容量が直列に付加されたものとなり、層間絶縁膜のみによる容量よりも小さくなるので、全配線-基板間容量が低減し、半導体装置の動作速度が速くなる。

請求項（抜粋）：

半導体基板上に形成され素子が配置される活性領域と、上記活性領域を取り囲む素子分離領域と、上記素子分離領域に形成され絶縁性材料が埋め込まれた複数の溝部と、上記素子分離領域の上記各溝部の間に介在する半導体部と、上記活性領域及び素子分離領域に亘る領域上に形成された層間絶縁膜と、上記層間絶縁膜の上に形成された配線とを備えているとともに、上記配線下方の上記半導体部に形成された少なくとも1つのPN接合部を備えていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/76 , H01L 21/768 , H01L 29/78

FI (3件)：

H01L 21/76 N , H01L 21/90 V , H01L 29/78 301 X

引用特許：

審査官引用 (8件)

特開平2-272745
特開昭60-098642
特開平2-210849

全件表示

前のページに戻る