特許

J-GLOBAL ID：200903099670906223

メモリ装置で使用するための基準ワード線およびデータ伝播再生回路、ならびに、メモリ装置の読出のための方法

発明者： ルイジ・パスクッチ ,  アントニオ・バルチェッラ ,  パオロ・ロランディ ,  マルコ・フォンタナ
出願人/特許権者： エッセ・ジ・エッセ・トムソン・ミクロエレクトロニクス・ソシエタ・ア・レスポンサビリタ・リミタータ
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-075469
公開番号（公開出願番号）：特開平10-027488
出願日： 1997年03月27日
公開日（公表日）： 1998年01月27日
要約：

【要約】【課題】 特に階層デコーダを備えた不揮発性記憶装置のための基準ワード線およびデータ伝播再生回路を提供する。【解決手段】 この回路は、メモリの少なくとも2つのメモリの半マトリクスの各々について、基準単位と基準単位に沿った信号の伝播を再生するための関連単位とを含み、これらの単位はメモリ装置の各一般的ワード線と同一の構造を有する。少なくとも2つのメモリの半マトリクスの一方の基準および伝播再生単位は他方のメモリセルの選択に際し活性化可能であり、これはその読出のためにメモリセルの選択に関して同期かつ対称である基準を提供しそしてそれによって選択されたメモリセルの正確かつ確かな読出を始めるための条件を伝播再生単位によってプリセットするためである。

請求項（抜粋）：

メモリ装置で使用するための基準ワード線およびデータ伝播再生回路であって、このメモリは異なった半平面に配置される少なくとも2つのメモリの半マトリクスに分割されており、前記データ伝播再生回路は、前記少なくとも2つのメモリの半マトリクスの各々について、前記少なくとも2つのメモリの半マトリクスの各々についての基準単位と前記基準単位に沿った信号の伝播遅延を再生するための関連単位とを含み、前記基準単位および前記関連する伝播遅延再生単位はメモリ装置の一般のワード線の各々と同一の構造を有し、前記少なくとも2つのメモリの半マトリクスの一方の基準単位および伝播再生単位は、前記少なくとも2つのメモリの半マトリクスの他方のメモリセルの選択に関しその読出のために同期かつ対称である基準を提供するためにかつ伝播遅延再生単位によって前記選択されたメモリセルの正確かつ確かな読出を始めるための条件をプリセットするために、前記メモリセルの選択に際し活性可能である、メモリ装置で使用するための基準ワード線およびデータ伝播再生回路。

引用特許：

審査官引用 (4件)

• 特開昭56-025292
  
• 記憶装置
  公報種別：公開公報   出願番号：特願平5-248824   出願人：日本電気株式会社
• 特開昭59-185089
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平5-299006   出願人：株式会社日立製作所