文献

J-GLOBAL ID：201002229462546858   整理番号：10A0794382

最適化サスペンデドゲート単一電子トランジスタを利用した新論理アーキテクチャの設計

Design of New Logic Architectures Utilizing Optimized Suspended-Gate Single-Electron Transistors

著者 (8件)： PRUVOST Benjamin (Tokyo Inst. Technol., Tokyo, JPN) ,  UCHIDA Ken (Tokyo Inst. Technol., Tokyo, JPN) ,  UCHIDA Ken (Japan Sci. and Technol., Tsukuba, JPN) ,  MIZUTA Hiroshi (Tokyo Inst. Technol., Tokyo, JPN) ,  MIZUTA Hiroshi (Japan Sci. and Technol., Tsukuba, JPN) ,  MIZUTA Hiroshi (Univ. Southampton, GBR) ,  ODA Shunri (Tokyo Inst. Technol., Tokyo, JPN) ,  ODA Shunri (Japan Sci. and Technol., Tsukuba, JPN)
資料名： IEEE Transactions on Nanotechnology  (IEEE Transactions on Nanotechnology)
巻： 9  号： 4  ページ： 504-512  発行年： 2010年07月 
JST資料番号： W1355A  ISSN： 1536-125X  CODEN： ITNECU  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 単一電子トランジスタ(SET)はバックグラウンド電荷への敏感さがロジック回路への適用の問題点になっている。シミュレーションでサスペンデドゲート単一電子トランジスタ(SG-SET)の動作と特性を調べた。可動ゲートを3次元的に最適化し,シミュレーションの結果低い作動電圧(0.4V),高速スイッチング(1ns),超低プルインエネルギー(0.015fJ)を得た。最適化したデバイスの電気特性をSPICEシミュレータに組み込み,シミュレーションを行った。その結果,本デバイスは情報符号化が異なるため,SETで避けられないバックグラウンド電荷の問題を避けられることがわかった。セルラー非線形ネットワーク(CNN)やパターンマッチングのような新しい回路アーキテクチャを提案し,シミュレートした。

シソーラス用語： モデリング ,  片持梁 ,  MEMS ,  ナノ構造 ,  *単一電子トランジスタ ,  *シミュレーション ,  *SPICEプログラム
準シソーラス用語： 3次元モデリング ,  NEMS ,  カンチレバー

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： 最適化 ,  単一電子トランジスタ ,  論理 ,  アーキテクチャ ,  設計