文献

J-GLOBAL ID：201002239694340011   整理番号：10A0440845

高い移植性を持つ最悪実行時間解析手法

Portable Worst-Case Execution Time Analysis Method

著者 (3件)： 山本啓二 (東大 大学院情報理工学系研究科) ,  石川裕 (東大 大学院情報理工学系研究科) ,  松井俊浩 (産業技術総合研)
資料名： 情報処理学会論文誌トランザクション(CD-ROM)  (情報処理学会論文誌 Computer Vision and Applications(CD-ROM))
巻： 2009  号： 2  ページ： KONPYUTINGUSHISUTEMU.VOL.3,NO.1,77-87  発行年： 2010年04月15日 
JST資料番号： L7379A  ISSN： 1882-7772  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 信頼性の高い実時間システムを構築するためには,実時間システム上で動く実時間タスクの最悪実行時間を見積もり,それがデッドラインを満たすことを保証することが重要である。本論文では,様々なアーキテクチャへの移植に優れた最悪実行時間予測手法を提案し,それを実行時間予測ツールRETASとして実装する。RETASは,タスクの実行時間をメモリアクセス時間とメモリアクセスを除いた命令実行時間に分けて計算する。メモリアクセス時間はコンパイラの中間表現を解釈し実行するシミュレータを使って求める。メモリアクセスを除いた命令実行時間は,実機上でコードを部分的に実行し,その時間を計測して求める。提案手法の移植性を評価するため,Pentium-M,XScale,SHアーキテクチャに提案手法を実装する。移植に要したコード量はそれぞれ200~300行である。また,ベンチマークプログラムの実測値とRETASの予測値とを比較した結果,+2から+36%のプラス方向の誤差であることを示し,どのアーキテクチャでも安全に最悪実行時間を予測できることを示す。(著者抄録)

シソーラス用語： *実時間処理 ,  予測技法 ,  時間 ,  *プログラム実行 ,  移植性 ,  支援プログラム ,  実装設計 ,  入出力 ,  シミュレータ ,  *性能評価 ,  ベンチマーク ,  誤差
準シソーラス用語： ソフトウェアツール ,  メモリアクセス ,  最悪実行時間 ,  命令実行

分類 (2件)： オペレーティングシステム  (JD03020J) ,  計算機システム開発  (JD02010R)

引用文献 (24件)：

• Wilhelm, R., Engblom, J., Ermedahl, A., Holsti, N., Thesing, S., Whalley, D., Bernat, G., Ferdinand, C., Heckmann, R., Mitra, T., Mueller, F., Puaut, I., Puschner, P., Staschulat, J. and Stenstr¨om, P.: The worst-case execution-time problem—overview of methods and survey of tools, ACM Trans. Embed. Comput. Syst., Vol.7, No.3(2008).
• 山本啓二, 石川 裕, 松井俊浩: 移植性の高い実行時間予測手法の設計と実装, 情報処理学会研究報告 (ARC-169, SWoPP 2006), pp. 127-132(2006).
• Yamamoto, K., Ishikawa, Y. and Matsui, T.: Portable Execution Time Analysis Method, The 12th IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA06), pp. 267-270(2006).
• Intel Corporation: IA-32 Architecture Software Developer’s Manual (2004).
• Intel Corporation: Intel XScale Core Developer’s Manual (2004).

タイトルに関連する用語 (3件)： 移植性 ,  最悪実行時間 ,  解析手法