文献

J-GLOBAL ID：201002240353359090   整理番号：10A1339286

LER誘起MOSFETのV_T変動性の把握-第I部:大規模統計試料の3次元シミュレーション

Understanding LER-Induced MOSFET V_T Variability-Part I: Three-Dimensional Simulation of Large Statistical Samples

著者 (4件)： REID Dave (Univ. Glasgow, Glasgow, GBR) ,  MILLAR Campbell (Univ. Glasgow, Glasgow, GBR) ,  ROY Scott (Univ. Glasgow, Glasgow, GBR) ,  ASENOV Asen (Univ. Glasgow, Glasgow, GBR)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 57  号： 11  ページ： 2801-2807  発行年： 2010年11月 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： グリッドコンピューテイング環境での計算指向3次元(3D)シミュレーションにより,現世代MOSFETの線端粗さ(LER)誘起しきい値電圧(V_T)変動性について詳細に調べた。LERに従った35nmバルクMOSFETテストベッドの大規模統計試料(10⁴以上のトランジスタ)の3Dシミュレーション結果の解析により,V_Tの分布は負スキューで非対称であり,ドレインバイアスとともに増すことを明らかにした。一様なゲート端をもつトランジスタのV_Tのチャンネル長依存性に非常に厳密に従う,LERトランジスタのV_Tと平均チャンネル長間の強非線形相関関係を観測した。また,LER誘起V_T変動性のチャンネル幅(w)依存性をシミュレーションし,解析した。wの増加は,1/√<span style=text-decoration:overline>w</span>より緩やかにV_Tの標準偏差を低減し,V_T分布の対称性を改善した。また,42nmの物理的チャンネル長バルクLP MOSFET,32nmチャンネル長薄型基板シリコン-オン-絶縁膜(SOI)MOSFETと22nmチャンネル長DG MOSFETにおいて,V_T分布の非対称性およびV_Tと平均チャンネル長間の強非線形相関関係を確認した。

シソーラス用語： *MOSFET ,  三次元 ,  数値解析 ,  シミュレーション ,  *統計解析 ,  *可変性 ,  電圧 ,  データマイニング ,  長さ ,  *チャネル ,  試験装置 ,  *ゲート【半導体】 ,  *粗面 ,  *端部 ,  *スケーリング【計数】
準シソーラス用語： 閾値電圧 ,  チャネル長 ,  テストベッド ,  LER

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (10件)： LER ,  誘起 ,  MOSFET ,  VT ,  変動性 ,  把握 ,  大規模 ,  統計 ,  試料 ,  3次元シミュレーション