文献

J-GLOBAL ID：201002250488487026   整理番号：10A0898646

光学的リソグラフィ過程による自己整合局所チャネルVゲートを用いた高度にスケールされたシリコンナノワイヤゲートオールアラウンド金属-酸化物-半導体電界効果トランジスタの製作

Fabrication of Highly Scaled Silicon Nanowire Gate-All-Around Metal-Oxide-Semiconductor Field Effect Transistors by Using Self-Aligned Local-Channel V-gate by Optical Lithography Process

著者 (6件)： PARK Jae Hyun (Seoul National Univ., Seoul, KOR) ,  SONG Jae Young (Seoul National Univ., Seoul, KOR) ,  KIM Jong Pil (Seoul National Univ., Seoul, KOR) ,  KIM Sang Wan (Seoul National Univ., Seoul, KOR) ,  YUN Jang-Gn (Seoul National Univ., Seoul, KOR) ,  PARK Byung-Gook (Seoul National Univ., Seoul, KOR)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 49  号： 8,Issue 1  ページ： 084203.1-084203.5  発行年： 2010年08月25日 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： シリコンナノワイヤゲートオールアラウンド(GAA)金属-酸化物-半導体電界効果トランジスタ(MOSFETs)がゲート長をスケールするために反転側壁スペーサを用いて制作された。反転側壁スペーサのパターン化戦略は光学的リソグラフィ(SALVO)過程による自己整合局所チャネルV型ゲート電極(V-gate)に基づいている。この技術により,著者達は10nm領域までも積極的にスケールしたゲート長を得た。加えて,直径約10nmのシリコンナノワイヤ構造が局所チャネルを縮小することにより,成功裡に形成された。制作された素子に於いて,サブスレッシュホールドスイング(SS)や,ドレイン誘起の障壁低下(DIBL),短チャンネル効果(SCE)にもかかわらずオフ状態の低リーク電流など関して,これが優秀な素子特性を持つことを著者達は確かめた。(翻訳著者抄録)

シソーラス用語： *MOSFET ,  *フォトリソグラフィー ,  *ケイ素 ,  *ナノワイヤ ,  自己整合 ,  *電極 ,  漏れ電流 ,  電流電圧特性 ,  長さ
準シソーラス用語： *ゲート電極 ,  ゲート長

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (25件)：

• C.-G. Hwang: IEDM Tech. Dig., 2006, p. 1.
• J.-P. Colinge: Solid-State Electron.48(2004)897.
• C. P. Auth and J. D. Plummer: IEEE Electron Device Lett.18(1997)74.
• J.-T. Park and J.-P. Cotinge: IEEE Trans. Electron Devices 49(2002)2222.
• J. Zhuge, Y. Tian, R. Wang, R. Huang, Y. Wang, B. Chen, J. Liu, X. Zhang, and Y. Wang: IEEE Trans. Nanotechnol.9(2010)114.

タイトルに関連する用語 (10件)： 光学 ,  リソグラフィ ,  過程 ,  自己整合 ,  チャネル ,  ゲート ,  スケール ,  酸化物 ,  電界効果トランジスタ ,  製作