文献

J-GLOBAL ID：201002256890496617   整理番号：10A1081610

動的部分再構成を利用したオンチップパターン認識システムの開発

Development of an On-chip Pattern Recognition System using Dynamic and Partial Reconfiguration

著者 (2件)： 川合浩之 (筑波大) ,  安永守利 (筑波大)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 110  号： 204(RECONF2010 18-38)  ページ： 1-6  発行年： 2010年09月09日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本論文では,FPGAを用いてオンチップパターン認識ハードウェアを構築する。本システムは,Xilinxが提供するソフトCPUコアであるMicroblazeを2つ搭載したデュアルコアシステムであるという特徴を持つ。CPUコアを一つだけ持った従来のオンチップシステムでは複雑な進化計算を行う際に多大な時間を必要としていた。本システムではデュアルコアシステムの利点を生かし,従来に比べ進化計算をオンチップシステム上で高速に実行する。アプリケーションとして実応用問題であるソナースペクトルパターン認識を実装し,本システムの評価を行う。より高速に進化計算を完了することにより,現実のパターン認識問題に素早く対応可能であることを示す。(著者抄録)

シソーラス用語： *FPGA ,  *再構成 ,  動特性 ,  *パターン認識 ,  マルチプロセッサシステム ,  LSI【IC】 ,  計算機システム開発 ,  進化的計算 ,  ソナー ,  核関数 ,  遺伝的アルゴリズム ,  回路設計
準シソーラス用語： オンチップマルチプロセッサ

分類 (2件)： パターン認識  (JE07000S) ,  半導体集積回路  (NC03162T)

引用文献 (6件)：

• 川合浩之. 高速パターン認識システムのための動的な再構成手法の評価と比較. 信学技報. 2009, 109, 26, 73-78
• KAWAI, H. An adaptive pattern recognition hardware with on-chip shift register-based partial reconfiguration. Proc. of International Conference on Field-Programmable Technology (ICFPT), 2008. 2008, 169-176
• GLETTE, K. Online Evolution for a High-Speed Image Recognition System implemented On a Virtex-II Pro FPGA. Proc. of the NASA/ESA Conference on Adaptive Hardware ans Systems, 2007. 2007, 463-470
• 安永守利. パターン認識用進化型ハードウェアシステムの開発-ソナースペクトル信号認識を対象として-. The trans. of IEICE, D-I. 2003, J86-D-I, 1-13
• Virtex-4 FPGA User Guide. http://www.xilinx.com/support/documentation/user_guides/ug070.pdf

タイトルに関連する用語 (4件)： 部分再構成 ,  オンチップ ,  パターン認識 ,  開発