文献

J-GLOBAL ID：201002288836399796   整理番号：10A0612202

CMOS電圧制御発振器に対するスイッチトランジスタ容量を考慮した位相雑音劣化の解析

Analysis of Phase Noise Degradation Considering Switch Transistor Capacitances for CMOS Voltage Controlled Oscillators

著者 (4件)： MURAKAMI Rui (Tokyo Inst. of Technol., Tokyo, JPN) ,  HARA Shoichi (Tokyo Inst. of Technol., Tokyo, JPN) ,  OKADA Kenichi (Tokyo Inst. of Technol., Tokyo, JPN) ,  MATSUZAWA Akira (Tokyo Inst. of Technol., Tokyo, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E93-C  号： 6  ページ： 777-784  発行年： 2010年06月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文では,電圧制御発振器の設計最適化における研究について述べた。LC型発振器の位相雑音は,基本的にインダクタの品質因子により制限される。高Qインダクタは,高周波数で達成でき,一方発振周波数は寄生容量により制限されることを実験的に示した。本論文では,最小トランジスタサイズおよびスイッチドキャパシタアレイにより引き起こされる品質因子の劣化を解析的に推定し,VCOの最大発振周波数もまた,寄生容量を考慮することにより等価回路から導いた。解析評価によれば,65nmCMOSを用いたVCOの位相雑音は,180nmCMOSの場合より2dB良好であった。(翻訳著者抄録)

シソーラス用語： トランジスタ ,  スイッチ ,  容量 ,  *位相雑音 ,  LC発振器 ,  発振器 ,  インダクタ ,  Q値 ,  *VCO【発振器】 ,  等価回路 ,  CMOS
準シソーラス用語： スイッチトキャパシタ回路 ,  *寄生容量 ,  設計最適化 ,  電圧制御発振器 ,  発振周波数 ,  品質因子

分類 (1件)： 発振回路  (NC05020Y)

引用文献 (9件)：

• [1] E. Hegazi, H. Sjoland, and A.A. Abidi, “A filtering technique to lower LC oscillator phase noise,” IEEE J. Solid-State Circuits, vol.36, no.12, pp.1921-1930, Dec. 2001.
• [2] C.W. Yao and A. Willson, “A phase-noise reduction technique for quadrature LC-VCO with phase-to-amplitude noise conversion,” IEEE International Solid-State Circuits Conference Digest of Technical Papers, pp.196-197, Feb. 2006.
• [3] A. Mazzanti and P. Andreani, “A 1.4mW 4.90-to-5.65GHz class-CMOS VCO with an average FoM of 194.5dBc/Hz,” IEEE International Solid-State Circuits Conference Digest of Technical Papers, pp.474-475, Feb. 2008.
• [4] Y. Wachi, T. Nagasaku, and H. Kondoh, “A 2.8GHz low-phase-noise CMOS VCO using an amplitude-redistribution technique,” IEEE International Solid-State Circuits Conference Digest of Technical Papers, pp.482-483, Feb. 2008.
• [5] S. Hara, T. Ito, K. Okada, and A. Matsuzawa, “Design space exploration of low-phase-noise LC-VCO using multiple-divide technique,” Proc. IEEE International Symposium on Circuits and Systems, pp.1966-1969, May 2008.

タイトルに関連する用語 (5件)： CMOS ,  電圧制御発振器 ,  トランジスタ ,  位相雑音 ,  解析