文献

J-GLOBAL ID：201002290540139882   整理番号：10A0924554

65nm 10Tサブしきい値SRAMにおけるアルファ粒子誘起ソフトエラーと多重セルアップセット

Alpha-Particle-Induced Soft Errors and Multiple Cell Upsets in 65-nm 10T Subthreshold SRAM

著者 (8件)： FUKETA Hiroshi (Osaka Univ., JPN) ,  FUKETA Hiroshi (JST-CREST) ,  HASHIMOTO Masanori (Osaka Univ., JPN) ,  HASHIMOTO Masanori (JST-CREST) ,  MITSUYAMA Yukio (Osaka Univ., JPN) ,  MITSUYAMA Yukio (JST-CREST) ,  ONOYE Takao (Osaka Univ., JPN) ,  ONOYE Takao (JST-CREST)
資料名： Annual Proceedings. IEEE International Reliability Physics Symposium  (Annual Proceedings. IEEE International Reliability Physics Symposium)
巻： 2010 Vol.1  ページ： 213-217  発行年： 2010年 
JST資料番号： A0631A  ISSN： 1541-7026  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： しきい値電圧より低電源電圧で動作するサブしきい値回路は,センサーノードプロセッサなど,超低電力応用用に使用できると期待されている。65nm CMOSプロセスにより設計した,10T SRAMのサブしきい値領域でのアルファ粒子誘起ソフトエラー率(SER)と多重セルアップセット(MCU)の0.3~1.0Vの電源電圧範囲での測定結果について述べた。測定結果から,SERは電源電圧の低下とともに増し,0.3VでのSERは1.0VでのSERより8倍大きいことを示した。また,サブしきい値領域でのMCUの全アップセットに対する比率は,超しきい値(公称電源電圧)領域より非常に大きいが,ワード(語)での多重アップセットをサブしきい値領域で観測しないため,従来の誤り訂正符号(ECC)はまだ有効であることを示した。また,MCUの比率とSERは,0.4V電源電圧で基板バイアスに低感度であることを示した。さらに,製造変動性による限界電荷変動の各メモリセルのソフトエラー耐性への影響について調べた。測定結果から,その限界電荷変動の影響は,サブしきい値領域でも識別できるほど観測されないことを示した。

シソーラス用語： *α粒子 ,  閾値 ,  *ソフトエラー ,  粒子ビーム ,  誤り訂正符号 ,  誤り率 ,  記憶素子 ,  *バイアス ,  MOSFET ,  *SRAM ,  *CMOS構造 ,  回路設計
準シソーラス用語： サブ閾値 ,  マルチセルアップセット ,  基板バイアス ,  SER

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： サブしきい値 ,  SRAM ,  アルファ粒子 ,  誘起 ,  ソフトエラー ,  多重 ,  セル ,  アップセット