特許
J-GLOBAL ID：201003018881479136

半導体装置の製造方法

発明者：
河野 洋志

河野 洋志 について

, 
鈴木 拓馬

鈴木 拓馬 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (21件)： 鈴江 武彦 ,  蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  風間 鉄也 ,  勝村 紘 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2008-249164
公開番号（公開出願番号）：特開2010-080787
出願日： 2008年09月26日
公開日（公表日）： 2010年04月08日
要約：
【課題】 特性に優れたMOSトランジスタを得ることが可能な半導体装置の製造方法を提供する。【解決手段】 第1の酸化性雰囲気での第1の熱酸化処理によってSiC領域17上にゲート酸化膜21を形成する工程と、第1の熱酸化処理の後に、第1の酸化性雰囲気の酸素濃度よりも低い酸素濃度を有する第2の酸化性雰囲気において5nm/時以下の酸化速度で第2の熱酸化処理を行い、ゲート酸化膜の膜厚を増加させる工程と、膜厚の増加したゲート酸化膜上にゲート電極22を形成する工程とを備える。【選択図】 図6
請求項（抜粋）：
第1の酸化性雰囲気での第1の熱酸化処理によってSiC領域上にゲート酸化膜を形成する工程と、 前記第1の熱酸化処理の後に、前記第1の酸化性雰囲気の酸素濃度よりも低い酸素濃度を有する第2の酸化性雰囲気において5nm/時以下の酸化速度で第2の熱酸化処理を行い、前記ゲート酸化膜の膜厚を増加させる工程と、 前記膜厚の増加したゲート酸化膜上にゲート電極を形成する工程と、 を備えたことを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 29/12 ,  H01L 29/78 ,  H01L 21/28 ,  H01L 21/283 ,  H01L 21/336 ,  H01L 21/316
FI (6件)：
H01L29/78 652T ,  H01L21/28 301B ,  H01L21/283 B ,  H01L29/78 652K ,  H01L29/78 658F ,  H01L21/316 S
Fターム (11件)：
4M104AA03 ,  4M104BB01 ,  4M104CC05 ,  4M104EE03 ,  4M104GG09 ,  5F058BB01 ,  5F058BC02 ,  5F058BD04 ,  5F058BF62 ,  5F058BF63 ,  5F058BJ01
引用特許：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM