特許
J-GLOBAL ID：201003021128020156
半導体装置および半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (2件)：
綿貫 隆夫
, 堀米 和春
公報種別：公開公報
出願番号（国際出願番号）：特願2010-050962
公開番号（公開出願番号）：特開2010-239126
出願日： 2010年03月08日
公開日（公表日）： 2010年10月21日
要約：
【課題】有機樹脂を基材とするパッケージ基板に半導体チップを実装した半導体装置において、半導体チップの微細化に対応することのできる技術を提供する。【解決手段】まず、配線パターン2が形成された表面1aと、配線パターン6が形成された裏面1bとを有するインターポーザ10を準備する。また、平坦面12aを有する支持体12を準備する。次いで、インターポーザ10の表面1aを平坦面12aに合わせて、支持体12上にインターポーザ10を載置する。次いで、インターポーザ10を絶縁樹脂層14で覆い、配線パターン6に電気的に接続される配線パターン16を絶縁樹脂層14上に形成する。次いで、インターポーザ10と支持体12とを分離する。次いで、表面上に、配線パターン2と電気的に接続してチップ11a、11bを実装する。【選択図】図12
請求項（抜粋）：
以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)第1配線パターンが形成された第1面と、第2配線パターンが形成されて、前記第1面とは反対側の第2面とを有するインターポーザを準備する工程;
(b)平坦面を有する支持体を準備する工程;
(c)前記インターポーザの第1面を前記支持体の平坦面に合わせて、前記支持体上に前記インターポーザを載置する工程;
(d)前記(c)工程の後、前記インターポーザを絶縁樹脂で覆い、前記第2配線パターンに電気的に接続される配線層を前記絶縁樹脂上に形成する工程;
(e)前記(d)工程の後、前記インターポーザと前記支持体とを分離する工程;
(f)前記(e)工程の後、前記第1面上に、前記第1配線パターンと電気的に接続して半導体チップを実装する工程。
IPC (1件)：
FI (2件)：
H01L23/12 N
, H01L23/12 501B
