特許

J-GLOBAL ID：201003024178037288

乱数生成回路及びコンピュータシステム

発明者： 菅原 崇彦 ,  雪松 健
出願人/特許権者： 株式会社メガチップス
代理人 (1件)： 特許業務法人ワンディーIPパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2008-203173
公開番号（公開出願番号）：特開2010-039838
出願日： 2008年08月06日
公開日（公表日）： 2010年02月18日
要約：

【課題】真性度の高いディジタル乱数を生成することが可能な乱数生成回路を得る。【解決手段】乱数生成回路4は、不定値のディジタルデータ列D10を出力する、不確定論理回路20と、ディジタルデータ列D10をデータとして用いて、所定の乱数生成アルゴリズムに基づいてディジタル乱数D1を生成する、乱数生成部21とを備える。【選択図】図2

請求項（抜粋）：

不定値の第1のディジタルデータ列を出力する、第1の不確定論理回路と、 前記第1のディジタルデータ列をデータとして用いて、所定の乱数生成アルゴリズムに基づいてディジタル乱数を生成する、乱数生成部と を備える、乱数生成回路。

IPC (1件)：

G06F 7/58

FI (1件)：

G06F7/58 B

引用特許：

出願人引用 (1件)

• 特許第3604674号公報
  

審査官引用 (4件)

• 乱数生成回路
  公報種別：公開公報   出願番号：特願2002-183967   出願人：株式会社東芝
• シード生成回路、乱数生成回路、半導体集積回路、ICカード及び情報端末機器
  公報種別：公開公報   出願番号：特願2003-019732   出願人：株式会社東芝
• データ入力装置およびデータ表示装置
  公報種別：公開公報   出願番号：特願2001-211589   出願人：株式会社光電製作所
• 特許第6408073号