特許
J-GLOBAL ID：201003027382431415
画像処理装置に含まれる制御装置、制御方法、及び制御処理プログラム
発明者：
,
出願人/特許権者：
代理人 (2件)：
石川 泰男
, 奥 和幸
公報種別：公開公報
出願番号（国際出願番号）：特願2009-020487
公開番号（公開出願番号）：特開2010-176547
出願日： 2009年01月30日
公開日（公表日）： 2010年08月12日
要約：
【課題】メモリアクセスに要する時間を短縮し、魚眼画像等を平面画像に迅速に変換することが可能な画像処理装置に含まれる制御装置、制御方法、及び制御処理プログラムを提供する。【解決手段】広角レンズを用いて撮像された入力画像のデータを格納する入力画像フレームメモリと、入力画像を所定の大きさに分割した複数のブロックのうち、全ブロック数よりも少ない数のブロックのデータを格納するキャッシュメモリと、対象物を面に投影した出力画像のデータを格納する出力画像フレームメモリとを備える画像処理装置に含まれる制御装置であり、出力画像における画素に対応する入力画像における特定された画素が含まれるブロックのデータがキャッシュメモリに格納されていない場合、入力画像フレームメモリから当該ブロックのデータを取得し、キャッシュメモリに格納させ、対応するキャッシュメモリから取得し出力画像における画素データに変換する。【選択図】図1
請求項（抜粋）：
広角レンズ又は全方位ミラーを用いて撮像された入力画像のデータを格納するための入力画像フレームメモリと、
前記入力画像を所定の大きさに分割した複数のブロックのうち、全ブロック数よりも少ない数のブロックのデータを格納するためのキャッシュメモリと、
前記入力画像に基づき対象物を面に投影した出力画像のデータを格納するための出力画像フレームメモリと、
を備える画像処理装置に含まれる制御装置であって、
前記出力画像における一の画素に対応する、前記入力画像における画素を特定する特定処理、
前記特定された画素が含まれる前記ブロックのデータが前記キャッシュメモリに格納されていない場合に、前記入力画像フレームメモリから当該ブロックのデータを取得し当該ブロックのデータを前記キャッシュメモリに格納させる第一格納処理、
前記特定された画素のデータを前記キャッシュメモリから取得し前記出力画像における画素のデータに変換する変換処理、及び、
前記変換された画素のデータを前記出力画像フレームメモリに格納させる第二格納処理、
を前記出力画像における全ての画素に対して順次実行することを特徴とする制御装置。
IPC (2件)：
FI (2件)：
G06T3/00 200
, H04N5/232 Z
5B057CA08
, 5B057CA12
, 5B057CA16
, 5B057CB08
, 5B057CB12
, 5B057CB16
, 5B057CD12
, 5B057CH11
, 5B057CH18
, 5B057DA16
, 5C122DA11
, 5C122EA31
, 5C122EA61
, 5C122EA68
, 5C122FH04
, 5C122FH05
, 5C122FH06
, 5C122FH11
, 5C122HA63
, 5C122HB01
, 5C122HB05
