特許

J-GLOBAL ID：201003031734227993

誘電層に適合可能な活性領域

発明者： ラーナデー、プシュカー
出願人/特許権者： インテル・コーポレーション
代理人 (6件)： 龍華 明裕 ,  飯山 和俊 ,  明石 英也 ,  東山 忠義 ,  林 茂則 ,  高田 学
公報種別：公表公報
出願番号（国際出願番号）：特願2009-524824
公開番号（公開出願番号）：特表2010-501122
出願日： 2007年09月18日
公開日（公表日）： 2010年01月14日
要約：

活性領域と、適合可能な誘電層を有する半導体構造を形成する方法を開示する。1つの実施形態においては、半導体構造は、第1の半導体材料の酸化物を含む誘電層を有しており、誘電層と第1の半導体材料との間に第2の(組成的に異なった)半導体材料が形成される。別の実施形態においては、第2の半導体材料の格子構造に一軸性ひずみを与える目的で、第2の半導体材料の一部は、第3の半導体材料に置き換えられる。【選択図】図1A

請求項（抜粋）：

第1の半導体材料を含む基板と、 前記基板の上に設けられる活性領域と、 前記活性領域の直上に設けられる誘電層とを備え、 前記活性領域は、第2の半導体材料を含み、前記第2の半導体材料の組成は、前記第1の半導体材料の組成とは異なり、 前記誘電層は、前記活性領域の直上に、前記第1の半導体材料の酸化層を含む半導体構造。

IPC (2件)：

H01L 29/78 ,  H01L 21/20

FI (4件)：

H01L29/78 301B ,  H01L29/78 301G ,  H01L29/78 301X ,  H01L21/20

Fターム (64件)：

5F140AC28 ,  5F140BA01 ,  5F140BA03 ,  5F140BA05 ,  5F140BA06 ,  5F140BA07 ,  5F140BA08 ,  5F140BA09 ,  5F140BA17 ,  5F140BB05 ,  5F140BB15 ,  5F140BC12 ,  5F140BC15 ,  5F140BC19 ,  5F140BD01 ,  5F140BD09 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BE07 ,  5F140BE10 ,  5F140BF01 ,  5F140BF03 ,  5F140BF04 ,  5F140BF05 ,  5F140BF07 ,  5F140BF08 ,  5F140BF10 ,  5F140BG08 ,  5F140BG11 ,  5F140BG12 ,  5F140BG14 ,  5F140BG36 ,  5F140BG37 ,  5F140BG53 ,  5F140BG54 ,  5F140BH06 ,  5F140BH15 ,  5F140BH27 ,  5F140BH49 ,  5F140BK09 ,  5F140BK13 ,  5F140BK17 ,  5F140BK21 ,  5F140BK23 ,  5F152LL03 ,  5F152LL07 ,  5F152LL09 ,  5F152LN08 ,  5F152LN13 ,  5F152MM03 ,  5F152MM04 ,  5F152NN03 ,  5F152NN15 ,  5F152NN17 ,  5F152NN29 ,  5F152NP12 ,  5F152NP13 ,  5F152NP14 ,  5F152NQ04 ,  5F152NQ05 ,  5F152NQ06 ,  5F152NQ08 ,  5F152NQ09

引用特許：

審査官引用 (2件)

• デバイス分離形成後にSi選択エピタキシャル堆積を使用する歪みSiCMOS構造の製造方法
  公報種別：公開公報   出願番号：特願2001-224086   出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-243758   出願人：株式会社東芝