特許
J-GLOBAL ID：200903031243516410
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-243758
公開番号（公開出願番号）：特開2000-077658
出願日： 1998年08月28日
公開日（公表日）： 2000年03月14日
要約：
【要約】【課題】 特性や信頼性に優れた半導体装置を作製することが可能な製造方法を提供する。【解決手段】 Si基板上のゲート形成予定領域にダミーゲートを形成する工程と、このダミーゲートの両側に対応する領域のSi基板内に不純物を導入し熱処理によってこの不純物を活性化することによりソース・ドレイン領域23、25を形成する工程と、ダミーゲートの側壁を取り囲む絶縁膜24、26を形成する工程と、ダミーゲートを除去して開口部を22a形成する工程と、この開口部が形成された領域又はその下部領域にSiGe層28を形成する工程と、開口部に露出しているSiGe層上にゲート絶縁膜29を介してゲート電極30、31を形成する工程とを有する。
請求項（抜粋）：
第1の半導体材料からなる半導体基板上のゲート形成予定領域にダミーゲートを形成する工程と、このダミーゲートの両側に対応する領域の半導体基板内に不純物を導入し熱処理によってこの不純物を活性化することによりソース・ドレイン領域を形成する工程と、前記ダミーゲートの側壁を取り囲む絶縁膜を形成する工程と、前記ダミーゲートを除去して開口部を形成する工程と、この開口部が形成された領域又はその下部領域に第2の半導体材料からなる半導体層を形成する工程と、前記開口部に露出している前記半導体層上にゲート絶縁膜を介してゲート電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
FI (2件)：
H01L 29/78 301 B
, H01L 29/78 301 G
5F040DA00
, 5F040DC01
, 5F040EC01
, 5F040EC04
, 5F040EC10
, 5F040EC12
, 5F040EC20
, 5F040ED03
, 5F040EE02
, 5F040EE04
, 5F040EF01
, 5F040EF02
, 5F040EF11
, 5F040EJ09
, 5F040EK05
, 5F040FA01
, 5F040FB02
, 5F040FB05
, 5F040FC00
, 5F040FC05
, 5F040FC10
, 5F040FC15
, 5F040FC28
