特許
J-GLOBAL ID：201003033693544841

半導体装置およびその製造方法

発明者：
藤井 秀紀

藤井 秀紀 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (7件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2008-198338
公開番号（公開出願番号）：特開2010-040562
出願日： 2008年07月31日
公開日（公表日）： 2010年02月18日
要約：
【課題】適用される製品に応じた所望の特性が精度よく得られる半導体装置と、その製造方法を提供する。【解決手段】PINダイオードは、n-ドリフト層6、pアノード層8、nバッファ層12、n+層16、表面電極および裏面電極を備えている。n+層16の不純物濃度は、階段状のプロファイルを有し、第2主表面から所定の深さにわたりほぼ一定とされる。nバッファ層12の不純物濃度は、n+層16からn-ドリフト層6にかけて緩やかに減少する。n-ドリフト層6の不純物濃度は、半導体基板の不純物濃度を反映して、深さ方向に対してほぼ一定となる。pアノード層8の不純物濃度は、第1主表面からn-ドリフト層6にかけて比較的急峻に減少する。【選択図】図3
請求項（抜粋）：
互いに対向する第1主表面および第2主表面を有する第1導電型の半導体基板と、 前記半導体基板の前記第1主表面側に形成された第2導電型のアノード部と、 前記半導体基板の前記第2主表面側に形成された第1導電型のカソード部と、 前記アノード部および前記カソード部の少なくとも一方に形成され、前記半導体基板の表面から第1の深さにわたり対応する所定導電型の不純物を導入し、前記表面から前記所定導電型の不純物が導入された前記半導体基板の領域を含む、前記第1の深さよりも深い第2の深さにわたる所定の領域を溶融することにより、前記表面から前記第2の深さにわたって前記所定導電型の不純物の濃度を均一にした階段状の不純物濃度プロファイルを有する階段状不純物層と を備えた、半導体装置。
IPC (4件)：
H01L 29/861 ,  H01L 21/329 ,  H01L 27/04 ,  H01L 29/78
FI (3件)：
H01L29/91 C ,  H01L29/91 A ,  H01L29/78 657D
引用特許：
出願人引用 (1件)
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願2005-246037   出願人：富士電機デバイステクノロジー株式会社
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM