特許
J-GLOBAL ID：200903092084587599

半導体装置の製造方法

発明者：
根本 道生

根本 道生 について

, 
桐澤 光明

桐澤 光明 について

, 
中澤 治雄

中澤 治雄 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2005-246037
公開番号（公開出願番号）：特開2007-059801
出願日： 2005年08月26日
公開日（公表日）： 2007年03月08日
要約：
【課題】半導体基板の裏面研削工程を含む製造方法において、ソフトリカバリー特性を有する素子を作製すること。【解決手段】N型半導体基板1の一方の主面にPアノード層2とアノード電極3を形成した後、電子線を照射して半導体基板1の中に結晶欠陥を導入する。次いで、半導体基板1の他方の主面を研削して薄板化し、研削により露出した面から半導体基板1にリンをイオン注入する。次いで、その注入面にダブルパルス法でYAGレーザを照射し、半導体基板1の中に注入されたリンを電気的に活性化させるとともに、レーザ光の照射面から、薄板化されたウェハー全体の厚さの5〜30%に相当する深さまでの領域の結晶欠陥を回復させて、ソフトリカバリーとする。【選択図】 図4
請求項（抜粋）：
第1導電型の第1半導体層と、前記第1半導体層よりも高濃度で、かつ前記第1半導体層の一方の主面側で同第1半導体層に接する第2導電型の第2半導体層と、前記第2半導体層に電気的に接続する第1電極と、前記第1半導体層よりも高濃度で、かつ前記第1半導体層の他方の主面側で同第1半導体層に接する第1導電型の第3半導体層と、前記第3半導体層に電気的に接続する第2電極と、を備えた半導体装置を製造するにあたって、 第1導電型半導体基板の一方または他方の主面に荷電粒子を照射して前記半導体基板中に結晶欠陥を導入する工程と、 結晶欠陥が導入された半導体基板の前記他方の主面を研削する工程と、 研削により露出した面から前記半導体基板中に第1導電型または第2導電型の不純物をイオン注入法により導入する工程と、 研削により露出した面にレーザ光を照射して、前記半導体基板中に導入された不純物を電気的に活性化させるとともに、前記半導体基板中に導入された結晶欠陥のうち、レーザ光の照射面から所定の深さまでの領域の結晶欠陥を回復させる工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/265 ,  H01L 21/329 ,  H01L 29/861
FI (3件)：
H01L21/265 602C ,  H01L29/91 A ,  H01L29/91 J
引用特許：
出願人引用 (4件)
  • 高い逆方向電圧用のパワー半導体素子
    公報種別：公表公報   出願番号：特願2000-560623   出願人：インフィネオンテクノロジースアクチエンゲゼルシャフト
  • 米国特許第6759301号明細書(第5欄、第20-36行)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平11-359521   出願人：富士電機株式会社
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM