特許
J-GLOBAL ID:201003039015170093
遊技機
発明者:
,
,
出願人/特許権者:
代理人 (1件):
木村 満
公報種別:公開公報
出願番号(国際出願番号):特願2009-044889
公開番号(公開出願番号):特開2010-194198
出願日: 2009年02月26日
公開日(公表日): 2010年09月09日
要約:
【課題】正確な乱数値を取得する。【解決手段】乱数回路において数値データが乱数値レジスタに格納されたときには、対応する乱数ラッチフラグがオン状態になり新たな数値データの格納が制限される。乱数値の読出タイミングにて乱数値レジスタから乱数値となる数値データが読み出されたときには、対応する乱数ラッチフラグがオフ状態になり新たな数値データの格納が許可される。遊技制御用マイクロコンピュータのCPUなどにより遊技制御の実行が開始されるときには、乱数値レジスタから数値データを読み出して、乱数ラッチフラグデータRDFM0や乱数ラッチフラグデータRDFM1のビット値を“1”から“0”へと変化させることなどにより、対応する乱数ラッチフラグをオフ状態に設定する(ステップS120〜ステップS123など)。【選択図】図40
請求項(抜粋):
各々を識別可能な複数種類の識別情報を可変表示する可変表示手段を備え、前記識別情報の表示結果に基づいて所定の遊技価値が付与可能となる遊技機であって、
遊技制御処理プログラムに基づき遊技機における遊技制御を実行する制御用CPUが内蔵された遊技制御用マイクロコンピュータと、
前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路とを備え、
前記乱数回路は、
数値データを予め定められた手順により更新して出力する数値更新手段と、
前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段とを含み、
前記遊技制御用マイクロコンピュータは、
前記乱数回路によって生成された乱数値に基づいて、前記制御用CPUにより所定の決定を行う制御決定手段と、
所定信号の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用CPUにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグと、
前記制御用CPUによる遊技制御が開始されるときに、前記所定のフラグをオフ状態にする制御開始時処理手段とを含む、
ことを特徴とする遊技機。
IPC (2件):
FI (2件):
A63F7/02 315Z
, A63F5/04 516D
Fターム (48件):
2C082AA02
, 2C082AA05
, 2C082AB03
, 2C082AB16
, 2C082AB25
, 2C082BA02
, 2C082BA22
, 2C082BA35
, 2C082BB02
, 2C082BB16
, 2C082BB78
, 2C082BB93
, 2C082CA02
, 2C082CA23
, 2C082CA25
, 2C082CB04
, 2C082CB23
, 2C082CB33
, 2C082CC01
, 2C082CC12
, 2C082CC24
, 2C082CC51
, 2C082CD03
, 2C082CD12
, 2C082CD20
, 2C082CD31
, 2C082CD41
, 2C082CE14
, 2C082CE23
, 2C082DA02
, 2C082DA52
, 2C082DA54
, 2C082DA67
, 2C082DA68
, 2C082DA69
, 2C082DB07
, 2C082DB16
, 2C082DB23
, 2C088AA33
, 2C088AA34
, 2C088AA35
, 2C088AA36
, 2C088AA37
, 2C088AA39
, 2C088AA42
, 2C088BC60
, 2C088BC63
, 2C088CA27
引用特許:
出願人引用 (3件)
-
遊技機
公報種別:公開公報
出願番号:特願2008-180326
出願人:株式会社藤商事
-
遊技台
公報種別:公開公報
出願番号:特願2008-289423
出願人:株式会社大都技研
-
遊技機
公報種別:公開公報
出願番号:特願2005-308004
出願人:株式会社三共
前のページに戻る