特許
J-GLOBAL ID：201003042322696516
相変化メモリデバイスの低電力アクセス方法
発明者：
,
出願人/特許権者：
代理人 (6件)：
熊倉 禎男
, 大塚 文昭
, 西島 孝喜
, 須田 洋之
, 上杉 浩
, 鈴木 信彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-264353
公開番号（公開出願番号）：特開2010-157305
出願日： 2009年10月29日
公開日（公表日）： 2010年07月15日
要約：
【課題】相変化メモリデバイスの低電力アクセス方法を提供する。【解決手段】相変化メモリデバイスにアクセスする方法において、第1のサブ複数のビットラインを第1グループにグループ分けし、第2のサブ複数のビットラインを第2グループにグループ分けする。第1及び第2グループ内で少なくとも1つのビットラインを選択し、選択されたビットラインへ電流を供給し、選択されたワードラインをバイアスする。第1グループ内で第1ビットラインを選択し、そしてその第1ビットラインが選択されている間に、第1グループ内の第1ビットラインとは対称的にその選択されたワードラインに配列された第2グループ内の第2ビットラインを選択することにより、ビットラインを選択する。【選択図】図5
請求項（抜粋）：
相変化メモリデバイスにアクセスする方法において、
複数のビットライン及び複数のワードラインの交点に接続された複数の相変化メモリセルを準備するステップと、
第1のサブ複数のビットラインを第1グループに、第2のサブ複数のビットラインを第2グループにグループ分けするステップと、
前記第1及び第2グループ内で少なくとも1つのビットラインを選択するステップと、
前記選択されたビットラインへ電流を供給するステップと、
選択されたワードラインをバイアスするステップと、
を備え、前記第1及び第2グループ内で少なくとも1つのビットラインを選択する前記ステップは、前記第1グループ内で第1ビットラインを選択し、そしてその第1ビットラインが選択されている間に、前記第1グループ内の前記第1ビットラインとは対称的に前記選択されたワードラインに配列された前記第2グループ内の第2ビットラインを選択することを含む、方法。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
