特許

J-GLOBAL ID：201003043725764054

半導体装置及びその製造方法

発明者： 三橋 理一郎 ,  山田 隆順
出願人/特許権者： パナソニック株式会社
代理人 (10件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2009-155149
公開番号（公開出願番号）：特開2010-135735
出願日： 2009年06月30日
公開日（公表日）： 2010年06月17日
要約：

【課題】工数を増加させることなく、一方の導電型のトランジスタのみにキャップ膜の効果を与えた半導体装置を実現できるようにする。【解決手段】半導体装置は、半導体基板11に形成された第1のトランジスタ15と、第2のトランジスタ16とを備えている。第1のトランジスタ15は、第1のゲート絶縁膜22Aと、第1のゲート絶縁膜22Aの上に形成された第1のゲート電極27とを有している。第2のトランジスタ16は、第2のゲート絶縁膜22と、第2のゲート絶縁膜22の上に形成された第2のゲート電極28とを有し、第1のゲート絶縁膜22Aは、第1の元素が拡散した第1の絶縁材料を含み、第2のゲート絶縁膜22は、第1の絶縁材料を含む。【選択図】図1

請求項（抜粋）：

半導体基板に形成された第1のトランジスタと第2のトランジスタとを備え、 前記第1のトランジスタは、 前記半導体基板の上に形成された第1のゲート絶縁膜と、 前記第1のゲート絶縁膜の上に形成された第1のゲート電極とを有し、 前記第2のトランジスタは、 前記半導体基板の上に形成された第2のゲート絶縁膜と、 前記第2のゲート絶縁膜の上に形成された第2のゲート電極とを有し、 前記第1のゲート絶縁膜は、第1の元素が拡散した第1の絶縁材料を含み、 前記第2のゲート絶縁膜は、前記第1の絶縁材料を含み、 前記第1のゲート絶縁膜に含まれる前記第1の元素の量は、前記第2のゲート絶縁膜に含まれる前記第1の元素の量よりも多いことを特徴とする半導体装置。

IPC (7件)：

H01L 21/823 ,  H01L 27/092 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 21/28 ,  H01L 29/786 ,  H01L 21/336

FI (7件)：

H01L27/08 321D ,  H01L29/58 G ,  H01L21/28 301R ,  H01L29/78 613A ,  H01L29/78 617T ,  H01L29/78 617U ,  H01L29/78 617V

Fターム (64件)：

4M104AA01 ,  4M104AA04 ,  4M104AA05 ,  4M104AA09 ,  4M104BB30 ,  4M104BB32 ,  4M104BB34 ,  4M104BB36 ,  4M104BB39 ,  4M104CC05 ,  4M104DD65 ,  4M104DD66 ,  4M104DD79 ,  4M104EE03 ,  4M104EE14 ,  4M104EE16 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG16 ,  5F048AA07 ,  5F048AB01 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BA15 ,  5F048BA16 ,  5F048BB05 ,  5F048BB09 ,  5F048BB10 ,  5F048BB11 ,  5F048BB12 ,  5F048BB13 ,  5F048BB17 ,  5F048BB18 ,  5F048BC06 ,  5F048BE03 ,  5F048BG13 ,  5F048DA25 ,  5F110AA16 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE01 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE15 ,  5F110EE31 ,  5F110FF01 ,  5F110FF02 ,  5F110FF04 ,  5F110FF09 ,  5F110FF23 ,  5F110FF26 ,  5F110FF27 ,  5F110FF29 ,  5F110GG02 ,  5F110GG12 ,  5F110HJ12 ,  5F110HJ23 ,  5F110NN62

引用特許：

出願人引用 (4件)

• 相補型電界効果トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願2003-011843   出願人：株式会社東芝
• 半導体装置及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2001-082614   出願人：三菱電機株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2003-326583   出願人：株式会社半導体先端テクノロジーズ
• 半導体装置
  公報種別：公開公報   出願番号：特願2006-158362   出願人：株式会社東芝

審査官引用 (4件)

• 相補型電界効果トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願2003-011843   出願人：株式会社東芝
• 半導体装置及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2001-082614   出願人：三菱電機株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2003-326583   出願人：株式会社半導体先端テクノロジーズ
• 半導体装置
  公報種別：公開公報   出願番号：特願2006-158362   出願人：株式会社東芝

引用文献：

出願人引用 (1件)

• Low VT CMOS using doped Hf-based oxides, TaC-based Metals and Laser-only Anneal

審査官引用 (2件)

• Low VT CMOS using doped Hf-based oxides, TaC-based Metals and Laser-only Anneal
• Low VT CMOS using doped Hf-based oxides, TaC-based Metals and Laser-only Anneal