特許
J-GLOBAL ID:201003049257938617
薄膜トランジスタ及びその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (3件):
三好 秀和
, 伊藤 正和
, 原 裕子
公報種別:公開公報
出願番号(国際出願番号):特願2009-059746
公開番号(公開出願番号):特開2010-050434
出願日: 2009年03月12日
公開日(公表日): 2010年03月04日
要約:
【課題】ソース及びドレイン電極と活性層の接触部における接触抵抗を減少させることができるようにした薄膜トランジスタ及びその製造方法を提供する。【解決手段】本発明の薄膜トランジスタは、ゲート電極と、活性層と、ソース及びドレイン電極とを備え、前記活性層は、一領域が前記ソース及びドレイン電極と接触し、前記ソース及びドレイン電極と接触する一領域の厚さが残りの領域の厚さより小さく形成される。【選択図】図1
請求項(抜粋):
ゲート電極と、
活性層と、
ソース及びドレイン電極とを備え、
前記活性層は、一領域が前記ソース及びドレイン電極と接触し、前記ソース及びドレイン電極と接触する一領域の厚さが残りの領域の厚さより小さく形成されることを特徴とする薄膜トランジスタ。
IPC (2件):
H01L 29/786
, H01L 21/336
FI (6件):
H01L29/78 616T
, H01L29/78 618B
, H01L29/78 619A
, H01L29/78 627C
, H01L29/78 617T
, H01L29/78 617U
Fターム (20件):
5F110AA03
, 5F110AA14
, 5F110BB01
, 5F110CC07
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF05
, 5F110FF09
, 5F110FF28
, 5F110GG01
, 5F110GG06
, 5F110GG15
, 5F110GG32
, 5F110GG42
, 5F110GG43
, 5F110HM02
, 5F110NN16
, 5F110QQ02
引用特許:
前のページに戻る