特許
J-GLOBAL ID：201003058004009252
信号送信装置及び信号送信方法
発明者：
出願人/特許権者：
代理人 (2件)：
角田 芳末
, 伊藤 仁恭
公報種別：公開公報
出願番号（国際出願番号）：特願2008-263243
公開番号（公開出願番号）：特開2010-093658
出願日： 2008年10月09日
公開日（公表日）： 2010年04月22日
要約：
【課題】フラットフィールドの映像信号を好適に出力すること。【解決手段】所定の伝送規格に従ってLinkA及びBのHD-SDI信号にマッピングし、LinkAについては、各水平ラインのデータのうち、000h,000h,000h,000hで規定されるタイミング基準信号SAVを所定の値に書き換える。そして、水平ブランキング期間以外のデータに自己同期型スクランブルを掛ける。そして、SAVの直前でスクランブラ内のレジスタの値を全て0にセットしてエンコードし、誤り検出符号CRCに続く少なくとも数ビットまでのデータを出力する。一方、LinkBのRGBのビットを8B/10Bエンコーディングしたデータと多重して、10.692Gbpsのシリアル・デジタルデータを生成する。【選択図】図11
請求項（抜粋）：
所定の伝送規格に従ってマッピングされたLinkAであるCH1,CH3,CH5,CH7及びLinkBであるCH2,CH4,CH6,CH8のHD-SDIフォーマットのシリアル・デジタルビデオ信号を、それぞれシリアル/パラレル変換するシリアル/パラレル変換部と、
前記シリアル/パラレル変換部によってシリアル/パラレル変換されたLinkAの各水平ラインのデータのうち、000h,000h,000h,000hで規定されるタイミング基準信号SAVを所定の値に書き換えて、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみに自己同期型スクランブルを掛け、タイミング基準信号SAVの直前でスクランブラ内のレジスタの値を全て0にセットしてエンコードし、誤り検出符号CRCに続く少なくとも数ビットまでのデータを出力するスクランブラと、
前記シリアル/パラレル変換部によってシリアル/パラレル変換されたLinkBの各水平ラインのデータのうち、タイミング基準信号SAV,アクティブライン,タイミング基準信号EAV,ライン番号LN及び誤り検出符号CRCのデータのみからRGBのビットを抜き出す抜き出し部と、
前記抜き出し部によって抜き出されたLinkBのRGBのビットを8ビット/10ビットエンコーディングする8ビット/10ビットエンコーダと、
前記スクランブラによって自己同期型スクランブルを掛けられたLinkAのパラレル・デジタルデータと、前記8ビット/10ビットエンコーダによって8ビット/10ビットエンコーディングされたLinkBのパラレル・デジタルデータとを多重する多重部と、
前記多重部によって多重されたパラレル・デジタルデータから、所定のビットレートのシリアル・デジタルデータを生成するシリアル・デジタルデータ生成部と
を備える信号送信装置。
IPC (6件)：
H04N 7/025
, H04N 7/03
, H04N 7/035
, H04N 7/08
, H04N 7/081
, H04J 3/00
5C063AB03
, 5C063AB05
, 5C063AC01
, 5K028AA11
, 5K028BB01
, 5K028EE03
, 5K028GG00
, 5K028KK01
, 5K028KK03
, 5K028SS04
, 5K028SS06
, 5K028SS07
, 5K028SS14
, 5K028SS16
, 5K028SS17
