特許
J-GLOBAL ID：201003060034485347
メモリコントローラおよびメモリインターフェース方法
発明者：
,
出願人/特許権者：
代理人 (6件)：
青木 篤
, 伊坪 公一
, 樋口 外治
, 榎原 正巳
, 倉地 保幸
, 小林 龍
公報種別：公開公報
出願番号（国際出願番号）：特願2009-094107
公開番号（公開出願番号）：特開2010-244408
出願日： 2009年04月08日
公開日（公表日）： 2010年10月28日
要約：
【課題】チャネルの転送速度を向上できるメモリコントローラの実現。【解決手段】メモリ10が接続されるメモリインターフェース24と、リードコマンドを受け付け、リードデータを出力するリードチャネル5と、ライトコマンドを受け付け、ライトデータが入力されるライトチャネル6と、コマンド用FIFO21と、ライトデータ用FIFO23と、リードデータ用FIFO22と、を備え、独立してリードおよびライトコマンドを受け付けて順次実行するメモリコントローラ20であって、リードコマンドおよびライトコマンドの受付が同時であるかを判定し、同時でなければ受付順に実行し、同時であればリードおよびライトコマンドのアクセスするアドレス領域が重複しているかをさらに判定し、重複していればリードおよびライトコマンドの所定の一方を他方より先に実行するように制御する調停回路27を備える。【選択図】図4
請求項（抜粋）：
メモリが接続されるメモリインターフェースと、
リードコマンドを受け付け、リードデータを出力するリードチャネルと、
ライトコマンドを受け付け、ライトデータが入力されるライトチャネルと、
コマンド用FIFOと、
ライトデータ用FIFOと、
リードデータ用FIFOと、を備え、独立してリードコマンドおよびライトコマンドを受け付けて前記コマンド用FIFOに順次保持し、前記コマンド用FIFOに保持された前記リードコマンドおよび前記ライトコマンドを順次実行するメモリコントローラであって、
前記リードコマンドおよび前記ライトコマンドの受付が同時であるかを判定し、同時でなければ受付順に実行し、同時であれば前記リードコマンドおよび前記ライトコマンドのアクセスする前記メモリのアドレス領域が重複しているかをさらに判定し、重複していれば前記リードコマンドおよび前記ライトコマンドの所定の一方を他方より先に実行するように制御する調停回路を備えることを特徴とするメモリコントローラ。
IPC (1件)：
FI (2件)：
G06F12/00 572A
, G06F12/00 560D
