特許

J-GLOBAL ID：201003060985430461

半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ

発明者： 江端 一晃 ,  矢野 公規 ,  寺井 恒太
出願人/特許権者： 出光興産株式会社
代理人 (3件)： 渡辺 喜平 ,  田中 有子 ,  佐藤 猛
公報種別：公開公報
出願番号（国際出願番号）：特願2009-062918
公開番号（公開出願番号）：特開2010-219214
出願日： 2009年03月16日
公開日（公表日）： 2010年09月30日
要約：

【課題】低温プロセスで成膜でき、不純物散乱を低減して高い移動度を有する酸化物半導体薄膜の製造方法を提供する。【解決手段】銅元素(Cu)を含有する酸化インジウム(In2O3)又は酸化スズ(SnO2)を含む酸化物半導体薄膜を、銅元素の原子比が下記式を満たすスパッタリングターゲットを用いて基板温度を500°C以下で成膜し、500°C以下でアニール処理する。0.001≦Cu/(Cu+X)≦0.1(式中、Xは、In又はSn)【選択図】図3

請求項（抜粋）：

銅元素(Cu)を含有し、前記銅元素の全金属元素に対する原子比[Cu/全金属元素]が0.001〜0.1であるスパッタリングターゲットを用いて成膜する半導体薄膜の製造方法。

IPC (4件)：

H01L 21/203 ,  H01L 29/786 ,  H01L 21/336 ,  G02F 1/136

FI (5件)：

H01L21/203 S ,  H01L29/78 618B ,  H01L29/78 618A ,  H01L29/78 627F ,  G02F1/1368

Fターム (34件)：

2H092JA26 ,  2H092KA08 ,  2H092MA05 ,  2H092NA21 ,  2H092NA27 ,  5F103AA08 ,  5F103DD30 ,  5F103HH04 ,  5F103KK10 ,  5F103LL13 ,  5F103NN01 ,  5F103PP03 ,  5F103RR05 ,  5F103RR10 ,  5F110AA01 ,  5F110AA17 ,  5F110BB01 ,  5F110CC07 ,  5F110DD01 ,  5F110EE07 ,  5F110FF03 ,  5F110GG01 ,  5F110GG06 ,  5F110GG15 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG33 ,  5F110GG34 ,  5F110GG43 ,  5F110GG58 ,  5F110HK02 ,  5F110HK04 ,  5F110NN16

引用特許：

審査官引用 (2件)

• ZnO膜及びその製造方法並びに発光素子
  公報種別：公開公報   出願番号：特願2001-302673   出願人：株式会社村田製作所
• TFTおよびその製法
  公報種別：公開公報   出願番号：特願平10-072829   出願人：株式会社アドバンスト・ディスプレイ